Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(R seau sur puce NoC ). Showing records 1 – 30 of 9550 total matches.

[1] [2] [3] [4] [5] … [319]

Search Limiters

Last 2 Years | English Only

Degrees

Levels

Languages

Country

▼ Search Limiters

1. Chatmen, Mohamed Fehmi. Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip.

Degree: Docteur es, Électronique, 2016, Lorient; Université de Monastir (Tunisie)

Afin de connecter les différents composants dans une puce, le réseau sur puce a supplanté le bus pour les applications complexes nécessitant une large bande… (more)

Subjects/Keywords: Topologie du réseau; Routeurs virtuels; Réseaux sur puce; NoC; 621.381

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Chatmen, M. F. (2016). Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip. (Doctoral Dissertation). Lorient; Université de Monastir (Tunisie). Retrieved from http://www.theses.fr/2016LORIS409

Chicago Manual of Style (16th Edition):

Chatmen, Mohamed Fehmi. “Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip.” 2016. Doctoral Dissertation, Lorient; Université de Monastir (Tunisie). Accessed December 09, 2019. http://www.theses.fr/2016LORIS409.

MLA Handbook (7th Edition):

Chatmen, Mohamed Fehmi. “Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip.” 2016. Web. 09 Dec 2019.

Vancouver:

Chatmen MF. Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip. [Internet] [Doctoral dissertation]. Lorient; Université de Monastir (Tunisie); 2016. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2016LORIS409.

Council of Science Editors:

Chatmen MF. Conception d'un réseau sur puce optimisé en latence : Design of an optimized latency network on chip. [Doctoral Dissertation]. Lorient; Université de Monastir (Tunisie); 2016. Available from: http://www.theses.fr/2016LORIS409

2. Fakhfakh, Manel. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.

Degree: Docteur es, Informatique, 2014, Université Pierre et Marie Curie – Paris VI

Les réseaux-sur-puces (NoCs) utilisés dans les architectures multiprocesseurs-sur-puces posent des défis importants aux approches d'ordonnancement temps réel en ligne (dynamique) et hors-ligne (statique). Un NoC(more)

Subjects/Keywords: Multiprocesseurs-sur-puce (many-coeur); Réseau-sur-puce (NoC); Ordonnancement hors-ligne; Ordonnancement temps réel; Chip-multiprocessor (Many-core); On-chip network (NoC); Off-line scheduling; Real-time scheduling; 004.2

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Fakhfakh, M. (2014). Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066145

Chicago Manual of Style (16th Edition):

Fakhfakh, Manel. “Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 09, 2019. http://www.theses.fr/2014PA066145.

MLA Handbook (7th Edition):

Fakhfakh, Manel. “Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.” 2014. Web. 09 Dec 2019.

Vancouver:

Fakhfakh M. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2014PA066145.

Council of Science Editors:

Fakhfakh M. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066145

3. Pratomo, Istas. Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable.

Degree: Docteur es, Traitement du signal et télécommunications, 2013, Rennes 1; Université européenne de Bretagne

Les systèmes embarqués sur puce modernes intègrent des milliards de transistors et des composants intégrés hétérogènes pour fournir toutes les fonctionnalités requises par les applications… (more)

Subjects/Keywords: NoC; Réseau sur puce; Routage adaptatif; Tolérance aux fautes; NoC; Network on chip; Adaptive routing; Fault tolerant

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Pratomo, I. (2013). Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable. (Doctoral Dissertation). Rennes 1; Université européenne de Bretagne. Retrieved from http://www.theses.fr/2013REN1S136

Chicago Manual of Style (16th Edition):

Pratomo, Istas. “Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable.” 2013. Doctoral Dissertation, Rennes 1; Université européenne de Bretagne. Accessed December 09, 2019. http://www.theses.fr/2013REN1S136.

MLA Handbook (7th Edition):

Pratomo, Istas. “Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable.” 2013. Web. 09 Dec 2019.

Vancouver:

Pratomo I. Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable. [Internet] [Doctoral dissertation]. Rennes 1; Université européenne de Bretagne; 2013. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2013REN1S136.

Council of Science Editors:

Pratomo I. Adaptive NoC for reconfigurable SoC : NoC adaptatif pour SoC reconfigurable. [Doctoral Dissertation]. Rennes 1; Université européenne de Bretagne; 2013. Available from: http://www.theses.fr/2013REN1S136

4. Alcantara de Lima, Otavio Junior. Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur.

Degree: Docteur es, Microélectronique, 2015, Saint-Etienne

 La complexité croissante des systèmes embarqués multi-coeur exige des structures de communication flexibles et capables de supporter de nombreuses requêtes de trafics au moment de… (more)

Subjects/Keywords: NoC; FPGA; Plateformes d'émulation; Protocole basé sur SNMP; Exploration de l'espace de conception; Évaluation de NoC; Analyse de traces d'applications; Réseaux sur puce du futur; NoC; FPGA; Emulation platforms; SNMP-like protocol; Design space exploration; NoC evaluation; Trace application analysis; Next generation NoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Alcantara de Lima, O. J. (2015). Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur. (Doctoral Dissertation). Saint-Etienne. Retrieved from http://www.theses.fr/2015STET4001

Chicago Manual of Style (16th Edition):

Alcantara de Lima, Otavio Junior. “Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur.” 2015. Doctoral Dissertation, Saint-Etienne. Accessed December 09, 2019. http://www.theses.fr/2015STET4001.

MLA Handbook (7th Edition):

Alcantara de Lima, Otavio Junior. “Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur.” 2015. Web. 09 Dec 2019.

Vancouver:

Alcantara de Lima OJ. Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur. [Internet] [Doctoral dissertation]. Saint-Etienne; 2015. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2015STET4001.

Council of Science Editors:

Alcantara de Lima OJ. Emulation platform synthesis and NoC evaluation for embedded systems : towards next generation networks : Synthèse de plateformes d’émulation et évaluation de NoCs pour les systèmes embarqués : vers les réseaux du futur. [Doctoral Dissertation]. Saint-Etienne; 2015. Available from: http://www.theses.fr/2015STET4001

5. Kidane, Hiliwi Leake. Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud.

Degree: Docteur es, Instrumentation et informatique de l'image, 2018, Bourgogne Franche-Comté

Ces dernières années, les fournisseurs de cloud et les centres de données ont intégrés les FPGA dans leur environnement à des fins d'accélération. Cela est… (more)

Subjects/Keywords: Réseau sur puce (NoC); FPGA virtualisé; L'informatique en nuage; La reconfiguration dynamique; Network-On-Chip (NoC); Virtualized-FPGA; Cloud computing; Dynamic partial reconfiguration; 004.5; 004.6

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Kidane, H. L. (2018). Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud. (Doctoral Dissertation). Bourgogne Franche-Comté. Retrieved from http://www.theses.fr/2018UBFCK032

Chicago Manual of Style (16th Edition):

Kidane, Hiliwi Leake. “Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud.” 2018. Doctoral Dissertation, Bourgogne Franche-Comté. Accessed December 09, 2019. http://www.theses.fr/2018UBFCK032.

MLA Handbook (7th Edition):

Kidane, Hiliwi Leake. “Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud.” 2018. Web. 09 Dec 2019.

Vancouver:

Kidane HL. Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud. [Internet] [Doctoral dissertation]. Bourgogne Franche-Comté; 2018. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2018UBFCK032.

Council of Science Editors:

Kidane HL. Run-time scalable NoC for virtualized FPGA based accelerators as cloud services : NoC évolutif à l'exécution pour les accélérateurs basés sur FPGA virtualisés en tant que services cloud. [Doctoral Dissertation]. Bourgogne Franche-Comté; 2018. Available from: http://www.theses.fr/2018UBFCK032


Université de Grenoble

6. Bahmani, Maryam. Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC.

Degree: Docteur es, Informatique, 2013, Université de Grenoble

L'utilisation de la troisième dimension peut entraîner une réduction significative de la puissance et de la latence moyenne du trafic dans les réseaux sur puce(more)

Subjects/Keywords: Intégration Tridimensionnelle; Réseaux sur Puce; Interconnexion; Routage en Réseaux; SoC; Routeur de Réseaux sur Puce; Three Dimensional integration; Network-on-Chip (NoC); Interconnection; Network Routing; System-on-Chip (SoC); NoC Router; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bahmani, M. (2013). Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENM066

Chicago Manual of Style (16th Edition):

Bahmani, Maryam. “Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed December 09, 2019. http://www.theses.fr/2013GRENM066.

MLA Handbook (7th Edition):

Bahmani, Maryam. “Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC.” 2013. Web. 09 Dec 2019.

Vancouver:

Bahmani M. Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2013GRENM066.

Council of Science Editors:

Bahmani M. Exploration architecturale et étude des performances des réseaux sur puce 3D partiellement connectés verticalement : Architectural exploration and performance analysis of Vertically-Partially-Connected Mesh-based 3D-NoC. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENM066

7. Belhadj Amor, Hela. Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip.

Degree: Docteur es, Informatique, 2017, Grenoble Alpes

Les systèmes parallèles de type multi/pluri-cœurs permettant d'obtenir une grande puissance de calcul à bas coût énergétique sont de nos jours une réalité. Néanmoins, l'exploitation… (more)

Subjects/Keywords: Système Multiprocesseur sur Puce (MPSoC); Hiérarchie mémoire; Cohérence; Réseau sur Puce (NoC); Non Uniform Cache Architecture (NUCA); Multi-Processor System-On-Chip (MPSoC; Memory hierarchy; Consistency; Network-On-Chip (NoC); Non Uniform Cache Architecture (NUCA); 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Belhadj Amor, H. (2017). Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip. (Doctoral Dissertation). Grenoble Alpes. Retrieved from http://www.theses.fr/2017GREAM049

Chicago Manual of Style (16th Edition):

Belhadj Amor, Hela. “Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip.” 2017. Doctoral Dissertation, Grenoble Alpes. Accessed December 09, 2019. http://www.theses.fr/2017GREAM049.

MLA Handbook (7th Edition):

Belhadj Amor, Hela. “Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip.” 2017. Web. 09 Dec 2019.

Vancouver:

Belhadj Amor H. Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip. [Internet] [Doctoral dissertation]. Grenoble Alpes; 2017. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2017GREAM049.

Council of Science Editors:

Belhadj Amor H. Hiérarchie mémoire dans les systèmes intégrés multiprocesseurs construits autour de réseaux sur puce : Memory hierarchy in embedded multiprocessor system built around networks on chip. [Doctoral Dissertation]. Grenoble Alpes; 2017. Available from: http://www.theses.fr/2017GREAM049


Université de Grenoble

8. Khaldon, Hassan. Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs.

Degree: Docteur es, Micro et nanoélectronique, 2011, Université de Grenoble

 L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de… (more)

Subjects/Keywords: Contrôleur mémoire; SDRAM; Réseau sur puce; Protocole de bout en bout; Analyse de performance; Classes de trafic; Memory controller; SDRAM; NoC; End-to-end protocol; Performance analysis; Traffic classes; 620

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Khaldon, H. (2011). Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2011GRENT051

Chicago Manual of Style (16th Edition):

Khaldon, Hassan. “Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs.” 2011. Doctoral Dissertation, Université de Grenoble. Accessed December 09, 2019. http://www.theses.fr/2011GRENT051.

MLA Handbook (7th Edition):

Khaldon, Hassan. “Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs.” 2011. Web. 09 Dec 2019.

Vancouver:

Khaldon H. Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs. [Internet] [Doctoral dissertation]. Université de Grenoble; 2011. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2011GRENT051.

Council of Science Editors:

Khaldon H. Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce : Customizable Memory Controller Architecture and Service Continuity for Off-Chip SDRAM Access in NoC-Based MPSoCs. [Doctoral Dissertation]. Université de Grenoble; 2011. Available from: http://www.theses.fr/2011GRENT051


Université Montpellier II

9. Hebert, Nicolas. Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA).

Degree: Docteur es, SYAM - Systèmes Automatiques et Microélectroniques, 2011, Université Montpellier II

Cette thèse s'inscrit dans un contexte où chaque saut technologique, voit apparaitre des circuits intégrés produits de plus en plus tôt dans la phase de… (more)

Subjects/Keywords: Réseau Reconfigurable de Processeurs et Réseau sur Puce; MP-SoC; Système tolerant aux fautes; Reconfigurable Processor Array (RPA) and Network on Chip (NoC); MPSoC; Fault tolerant system

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hebert, N. (2011). Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA). (Doctoral Dissertation). Université Montpellier II. Retrieved from http://www.theses.fr/2011MON20069

Chicago Manual of Style (16th Edition):

Hebert, Nicolas. “Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA).” 2011. Doctoral Dissertation, Université Montpellier II. Accessed December 09, 2019. http://www.theses.fr/2011MON20069.

MLA Handbook (7th Edition):

Hebert, Nicolas. “Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA).” 2011. Web. 09 Dec 2019.

Vancouver:

Hebert N. Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA). [Internet] [Doctoral dissertation]. Université Montpellier II; 2011. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2011MON20069.

Council of Science Editors:

Hebert N. Stratégie de fiabilisation au niveau système des architectures MPSoC : Dependable Reconfigurable Processor Array (RPA). [Doctoral Dissertation]. Université Montpellier II; 2011. Available from: http://www.theses.fr/2011MON20069

10. Abadi, Mehdi. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.

Degree: Docteur es, Systèmes électroniques, 2018, Université de Lorraine; Université du Centre (Sousse, Tunisie)

Depuis son introduction en 1982, la carte auto-organisatrice de Kohonen (Self-Organizing Map : SOM) a prouvé ses capacités de classification et visualisation des données multidimensionnelles… (more)

Subjects/Keywords: Réseau de neurones artificiels (RNA); Carte auto-organisatrice (SOM); Réseau sur puce (NoC); Multiprocesseurs système sur puce (MPSoC); Architecture auto-adaptable; Réseau de neurones évolutif; Artificial neural network (ANN); Self-Organizing Maps (SOM); Network-on-Chip (NoC); Multiprocessor system-on-chip (MPSoC); Self-adaptive architecture; Evolving Artificial Neural Networks; 621.381 5; 006.32

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Abadi, M. (2018). Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. (Doctoral Dissertation). Université de Lorraine; Université du Centre (Sousse, Tunisie). Retrieved from http://www.theses.fr/2018LORR0068

Chicago Manual of Style (16th Edition):

Abadi, Mehdi. “Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.” 2018. Doctoral Dissertation, Université de Lorraine; Université du Centre (Sousse, Tunisie). Accessed December 09, 2019. http://www.theses.fr/2018LORR0068.

MLA Handbook (7th Edition):

Abadi, Mehdi. “Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.” 2018. Web. 09 Dec 2019.

Vancouver:

Abadi M. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. [Internet] [Doctoral dissertation]. Université de Lorraine; Université du Centre (Sousse, Tunisie); 2018. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2018LORR0068.

Council of Science Editors:

Abadi M. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. [Doctoral Dissertation]. Université de Lorraine; Université du Centre (Sousse, Tunisie); 2018. Available from: http://www.theses.fr/2018LORR0068

11. Lejard, Romuald-Alexis. Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp.

Degree: Docteur es, Micro et nanotechnologies, acoustique et télécommunication, 2012, Université Lille I – Sciences et Technologies

Ce travail de recherche porte sur le développement d’une plateforme microfluidique de type laboratoire sur puce pour la mesure du pouvoir infectieux d’agents pathogènes présents… (more)

Subjects/Keywords: Laboratoire sur puce; Électromouillage; 681.757

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lejard, R. (2012). Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2012LIL10023

Chicago Manual of Style (16th Edition):

Lejard, Romuald-Alexis. “Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp.” 2012. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2012LIL10023.

MLA Handbook (7th Edition):

Lejard, Romuald-Alexis. “Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp.” 2012. Web. 09 Dec 2019.

Vancouver:

Lejard R. Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2012. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2012LIL10023.

Council of Science Editors:

Lejard R. Contribution à l'élaboration d'une plateforme miniaturisée de test en routine du pouvoir infectieux d'agents pathogènes : application à Cryptosporidium sp. : Contribution to the development of a miniaturized platform for routine testing of pathogens infectivity power : application to Cryptosporidium sp. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2012. Available from: http://www.theses.fr/2012LIL10023

12. Bussonnière, Adrien. Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications.

Degree: Docteur es, Micro et nanotechnologie, acoustique et télécommunication, 2014, Université Lille I – Sciences et Technologies

Les laboratoires sur puce visent à intégrer sur un substrat miniaturisé une ou plusieurs fonctions de laboratoire. Cette miniaturisation d’opérations élémentaires présente des avantages indéniables… (more)

Subjects/Keywords: Laboratoires sur puce; 681.757

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bussonnière, A. (2014). Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2014LIL10212

Chicago Manual of Style (16th Edition):

Bussonnière, Adrien. “Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications.” 2014. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2014LIL10212.

MLA Handbook (7th Edition):

Bussonnière, Adrien. “Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications.” 2014. Web. 09 Dec 2019.

Vancouver:

Bussonnière A. Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2014. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2014LIL10212.

Council of Science Editors:

Bussonnière A. Actionnement microfluidique par ondes acoustiques de surface : de la physique aux applications biologiques : Surface acoustic waves actuators for microfluidics : from underlying physics to biological applications. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2014. Available from: http://www.theses.fr/2014LIL10212


Université de Montréal

13. Elie, Etienne. Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique .

Degree: 2011, Université de Montréal

 Les systèmes multiprocesseurs sur puce électronique (On-Chip Multiprocessor [OCM]) sont considérés comme les meilleures structures pour occuper l'espace disponible sur les circuits intégrés actuels. Dans… (more)

Subjects/Keywords: Circuits intégrés; Circuits intégrés en trois dimensions; Graphe non orienté; Optimalité; Problème d'affectattion quadratique; Problème de formation de cellules; Réseaux sur puce; Système multiprocesseur sur puce; Cell Formation Problem (CFP); Integrated Circuit (IC); On-Chip Multiprocessor (OCM); Network-on-Chip (NoC); Nonoriented Graph; Three Dimensions IC (3D-IC); Quadratic Assignment Problem (QAP)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Elie, E. (2011). Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique . (Thesis). Université de Montréal. Retrieved from http://hdl.handle.net/1866/6841

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Elie, Etienne. “Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique .” 2011. Thesis, Université de Montréal. Accessed December 09, 2019. http://hdl.handle.net/1866/6841.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Elie, Etienne. “Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique .” 2011. Web. 09 Dec 2019.

Vancouver:

Elie E. Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique . [Internet] [Thesis]. Université de Montréal; 2011. [cited 2019 Dec 09]. Available from: http://hdl.handle.net/1866/6841.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Elie E. Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique . [Thesis]. Université de Montréal; 2011. Available from: http://hdl.handle.net/1866/6841

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

14. Koudri, Ali. Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven.

Degree: Docteur es, Informatique, 2010, Université Lille I – Sciences et Technologies

L'ingénierie des modèles (IDM) a depuis très largement démontré sa pertinence dans les développements logiciels; restait alors à démontrer son applicabilité dans le développement de… (more)

Subjects/Keywords: Système sur puce programmable; Langage SPEM; 004.21

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Koudri, A. (2010). Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2010LIL10181

Chicago Manual of Style (16th Edition):

Koudri, Ali. “Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven.” 2010. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2010LIL10181.

MLA Handbook (7th Edition):

Koudri, Ali. “Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven.” 2010. Web. 09 Dec 2019.

Vancouver:

Koudri A. Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2010. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2010LIL10181.

Council of Science Editors:

Koudri A. Processus de conception conjointe logiciel matériel dirigés par les modèles : Co-design process software-hardware model driven. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2010. Available from: http://www.theses.fr/2010LIL10181

15. Zerioul, Lounis. Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections.

Degree: Docteur es, STIC (sciences et technologies de l'information et de la communication) - Cergy, 2015, Cergy-Pontoise

Le développement des systèmes multiprocesseurs intégrés sur puce (MPSoC) répond au besoin grandissant des architectures de calcul intensif. En revanche, l'évolution de leurs performances est… (more)

Subjects/Keywords: Noc RF; Réseaux sur puce; Frontal RF; Modelistion en VHDL-AMS; Emetteur/recepteur; Systèmes electroniques hétérogènes; RFNoc; Network on chip; RF front-End; VHDL-AMS modeling; Transmitter/Receiver; Heterogenous electronic system

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Zerioul, L. (2015). Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections. (Doctoral Dissertation). Cergy-Pontoise. Retrieved from http://www.theses.fr/2015CERG0776

Chicago Manual of Style (16th Edition):

Zerioul, Lounis. “Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections.” 2015. Doctoral Dissertation, Cergy-Pontoise. Accessed December 09, 2019. http://www.theses.fr/2015CERG0776.

MLA Handbook (7th Edition):

Zerioul, Lounis. “Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections.” 2015. Web. 09 Dec 2019.

Vancouver:

Zerioul L. Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections. [Internet] [Doctoral dissertation]. Cergy-Pontoise; 2015. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2015CERG0776.

Council of Science Editors:

Zerioul L. Modélisation comportementale d'un réseau sur puce basé sur des interconnexions RF. : Behavioral modeling of a network on chip based on RF interconnections. [Doctoral Dissertation]. Cergy-Pontoise; 2015. Available from: http://www.theses.fr/2015CERG0776


INP Toulouse

16. Abdallah, Laure. Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs.

Degree: Docteur es, Réseaux, Télécommunications, Systèmes et Architecture, 2017, INP Toulouse

 Les architectures pluri-coeurs sont plus intéressantes pour concevoir des systèmes en temps réel que les systèmes multi-coeurs car il est possible de les maîtriser plus… (more)

Subjects/Keywords: Réseau sur puce; Délai de transmission pire cas; Commutation wormhole; Placement des tâches; Système temps réel; Interfaces entrées/sorties; Network-on-Chip (NoC); Worst-case traversal time (WCTT); Wormhole switching; Mapping; I/O interfaces; Real-time systems

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Abdallah, L. (2017). Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs. (Doctoral Dissertation). INP Toulouse. Retrieved from http://www.theses.fr/2017INPT0031

Chicago Manual of Style (16th Edition):

Abdallah, Laure. “Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs.” 2017. Doctoral Dissertation, INP Toulouse. Accessed December 09, 2019. http://www.theses.fr/2017INPT0031.

MLA Handbook (7th Edition):

Abdallah, Laure. “Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs.” 2017. Web. 09 Dec 2019.

Vancouver:

Abdallah L. Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs. [Internet] [Doctoral dissertation]. INP Toulouse; 2017. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2017INPT0031.

Council of Science Editors:

Abdallah L. Worst-case delay analysis of core-to-IO flows over many-cores architectures : Analyse des délais pire cas des flux entre coeur et interfaces entrées/sorties sur des architectures pluri-coeurs. [Doctoral Dissertation]. INP Toulouse; 2017. Available from: http://www.theses.fr/2017INPT0031

17. Ben Atitallah, Rabie. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.

Degree: Docteur es, Informatique, 2008, Université Lille I – Sciences et Technologies

La simulation des systèmes embarqués multiprocesseurs (MPSoC), dés les premières phases de conception, joue un rôle primordial puisqu'elle permet de réduire le temps d'arrivée sur(more)

Subjects/Keywords: Systèmes sur puce multiprocesseurs; Estimation de la consommation d'énergie; SystemC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ben Atitallah, R. (2008). Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2008LIL10019

Chicago Manual of Style (16th Edition):

Ben Atitallah, Rabie. “Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.” 2008. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2008LIL10019.

MLA Handbook (7th Edition):

Ben Atitallah, Rabie. “Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.” 2008. Web. 09 Dec 2019.

Vancouver:

Ben Atitallah R. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2008. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2008LIL10019.

Council of Science Editors:

Ben Atitallah R. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2008. Available from: http://www.theses.fr/2008LIL10019

18. Lapierre, Florian. Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces.

Degree: Docteur es, Micro et Nanotechnologies, Acoustique et Télécommunications, 2011, Université Lille I – Sciences et Technologies

Ce travail de recherche est centré sur l’électromouillage sur diélectrique (EWOD) et l’emploi de surfaces superhydrophobes dans une optique d’intégration dans un système microfluidique en… (more)

Subjects/Keywords: Électromouillage; Surfaces super-hydrophobes; Laboratoire sur puce; 681.757

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lapierre, F. (2011). Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2011LIL10134

Chicago Manual of Style (16th Edition):

Lapierre, Florian. “Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces.” 2011. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2011LIL10134.

MLA Handbook (7th Edition):

Lapierre, Florian. “Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces.” 2011. Web. 09 Dec 2019.

Vancouver:

Lapierre F. Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2011. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2011LIL10134.

Council of Science Editors:

Lapierre F. Electromouillage sur diélectrique (EWOD) : conception et réalisation de dispositifs microfluidiques originaux sur surfaces superhydrophobes : Electrowetting on dielectric (EWOD) : conception and realization of original microfluidic systems on superhydrophobic surfaces. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2011. Available from: http://www.theses.fr/2011LIL10134


Université de Sherbrooke

19. Bourque-Viens, Alexandre. Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance .

Degree: 2014, Université de Sherbrooke

 Les technologies de type laboratoire sur puce (« lab on chip » LOC) mettent à profit la miniaturisation pour réaliser production, traitement, et analyse physico-chimiques… (more)

Subjects/Keywords: Calorimètre; Miniaturisation; Thermopile; Facteur de forme; Laboratoire sur puce; LOC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bourque-Viens, A. (2014). Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/5408

Chicago Manual of Style (16th Edition):

Bourque-Viens, Alexandre. “Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance .” 2014. Doctoral Dissertation, Université de Sherbrooke. Accessed December 09, 2019. http://hdl.handle.net/11143/5408.

MLA Handbook (7th Edition):

Bourque-Viens, Alexandre. “Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance .” 2014. Web. 09 Dec 2019.

Vancouver:

Bourque-Viens A. Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2014. [cited 2019 Dec 09]. Available from: http://hdl.handle.net/11143/5408.

Council of Science Editors:

Bourque-Viens A. Calorimètres miniaturisés sur puce : Impact de la miniaturisation des dispositifs sur leur performance . [Doctoral Dissertation]. Université de Sherbrooke; 2014. Available from: http://hdl.handle.net/11143/5408

20. Elhajji, Majdi. Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC.

Degree: Docteur es, Informatique, 2012, Université Lille I – Sciences et Technologies

L'étude des réseaux sur puces (NoC) est un domaine de recherche qui traite principalement la communication globale dans les systèmes sur puce (SoC). La topologie… (more)

Subjects/Keywords: Réseaux sur puce; Codage vidéo H.264; 004.21

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Elhajji, M. (2012). Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2012LIL10009

Chicago Manual of Style (16th Edition):

Elhajji, Majdi. “Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC.” 2012. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 09, 2019. http://www.theses.fr/2012LIL10009.

MLA Handbook (7th Edition):

Elhajji, Majdi. “Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC.” 2012. Web. 09 Dec 2019.

Vancouver:

Elhajji M. Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2012. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2012LIL10009.

Council of Science Editors:

Elhajji M. Co-Design de l’application H264 et implantation sur un NoC-GALS : Co-design of the H264 application and implantation on a GALS-NoC. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2012. Available from: http://www.theses.fr/2012LIL10009


Delft University of Technology

21. Adiga, S.P. NoC characterization framework for design space exploration:.

Degree: 2014, Delft University of Technology

 A NoC is considered as the interconnect architecture for the future MPSoC. It should provide the required quality of service in terms of predictable guaranteed… (more)

Subjects/Keywords: NoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Adiga, S. P. (2014). NoC characterization framework for design space exploration:. (Masters Thesis). Delft University of Technology. Retrieved from http://resolver.tudelft.nl/uuid:dea6a206-df64-404d-9bef-ff83e14a524b

Chicago Manual of Style (16th Edition):

Adiga, S P. “NoC characterization framework for design space exploration:.” 2014. Masters Thesis, Delft University of Technology. Accessed December 09, 2019. http://resolver.tudelft.nl/uuid:dea6a206-df64-404d-9bef-ff83e14a524b.

MLA Handbook (7th Edition):

Adiga, S P. “NoC characterization framework for design space exploration:.” 2014. Web. 09 Dec 2019.

Vancouver:

Adiga SP. NoC characterization framework for design space exploration:. [Internet] [Masters thesis]. Delft University of Technology; 2014. [cited 2019 Dec 09]. Available from: http://resolver.tudelft.nl/uuid:dea6a206-df64-404d-9bef-ff83e14a524b.

Council of Science Editors:

Adiga SP. NoC characterization framework for design space exploration:. [Masters Thesis]. Delft University of Technology; 2014. Available from: http://resolver.tudelft.nl/uuid:dea6a206-df64-404d-9bef-ff83e14a524b

22. Roberge, Vincent. Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques.

Degree: PhD, Electrical and Computer Engineering/G??nie ??lectrique et informatique, 2016, Royal Military College of Canada

Les progr??s technologiques dans les domaines de l???information et des communications ont permis la modernisation du r??seau ??lectrique pour former le r??seau ??lectrique intelligent. Le… (more)

Subjects/Keywords: CUDA; cadriciel; reconfiguration des r??seaux de distribution; optimisation de l?????coulement de puissance; m??taheuristique; minimisation des harmoniques; onduleur multiniveau; processeurs graphiques; programmation parall??le; r??seau ??lectrique intelligent

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Roberge, V. (2016). Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques. (Doctoral Dissertation). Royal Military College of Canada. Retrieved from http://hdl.handle.net/11264/841

Chicago Manual of Style (16th Edition):

Roberge, Vincent. “Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques.” 2016. Doctoral Dissertation, Royal Military College of Canada. Accessed December 09, 2019. http://hdl.handle.net/11264/841.

MLA Handbook (7th Edition):

Roberge, Vincent. “Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques.” 2016. Web. 09 Dec 2019.

Vancouver:

Roberge V. Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques. [Internet] [Doctoral dissertation]. Royal Military College of Canada; 2016. [cited 2019 Dec 09]. Available from: http://hdl.handle.net/11264/841.

Council of Science Editors:

Roberge V. Contributions ?? l???optimisation des r??seaux ??lectriques intelligents par le d??veloppement d???un cadriciel pour m??taheuristiques parall??les sur processeurs graphiques. [Doctoral Dissertation]. Royal Military College of Canada; 2016. Available from: http://hdl.handle.net/11264/841

23. Unlu, Eren. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.

Degree: Docteur es, Télécommunications (STIC), 2016, Supélec

Avec l’augmentation du nombre de cœurs, les problèmes de congestion sont commencé avec les interconnexions conventionnelles. Afin de remédier à ces défis, WiNoCoD projet (Wired… (more)

Subjects/Keywords: OFDMA; Allocation Dynamique de bande passante; Réseau sur puce; Processeurs multicœurs; Interconnexions sur puce; OFDMA; Dynamic bandwidth allocation; Network-on-chip; Multicore processors; On-chip interconnects

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Unlu, E. (2016). Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. (Doctoral Dissertation). Supélec. Retrieved from http://www.theses.fr/2016SUPL0006

Chicago Manual of Style (16th Edition):

Unlu, Eren. “Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.” 2016. Doctoral Dissertation, Supélec. Accessed December 09, 2019. http://www.theses.fr/2016SUPL0006.

MLA Handbook (7th Edition):

Unlu, Eren. “Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.” 2016. Web. 09 Dec 2019.

Vancouver:

Unlu E. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. [Internet] [Doctoral dissertation]. Supélec; 2016. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2016SUPL0006.

Council of Science Editors:

Unlu E. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. [Doctoral Dissertation]. Supélec; 2016. Available from: http://www.theses.fr/2016SUPL0006

24. Druyer, Rémy. seau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA.

Degree: Docteur es, Systèmes automatiques et micro-électroniques, 2017, Montpellier

Que ce soit au travers des smartphones, des consoles de jeux portables ou bientôt des supercalculateurs, les systèmes sur puce (System-on-chip (SoC)) ont vu leur… (more)

Subjects/Keywords: Fpga; Réseau sur puce; Sécurité; Système multi-Processeur sur puce programmable; Fpga; Network-On-Chip; Security; Multi-Processor system on programmable chip (MPSoPC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Druyer, R. (2017). Réseau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA. (Doctoral Dissertation). Montpellier. Retrieved from http://www.theses.fr/2017MONTS023

Chicago Manual of Style (16th Edition):

Druyer, Rémy. “Réseau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA.” 2017. Doctoral Dissertation, Montpellier. Accessed December 09, 2019. http://www.theses.fr/2017MONTS023.

MLA Handbook (7th Edition):

Druyer, Rémy. “Réseau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA.” 2017. Web. 09 Dec 2019.

Vancouver:

Druyer R. Réseau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA. [Internet] [Doctoral dissertation]. Montpellier; 2017. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2017MONTS023.

Council of Science Editors:

Druyer R. Réseau sur puce sécurisé pour applications cryptographiques sur FPGA : Secure Network-on-Chip for cryptographic applications on FPGA. [Doctoral Dissertation]. Montpellier; 2017. Available from: http://www.theses.fr/2017MONTS023

25. Unlu, Eren. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.

Degree: Docteur es, Télécommunications (STIC), 2016, CentraleSupélec

Avec l’augmentation du nombre de cœurs, les problèmes de congestion sont commencé avec les interconnexions conventionnelles. Afin de remédier à ces défis, WiNoCoD projet (Wired… (more)

Subjects/Keywords: OFDMA; Allocation Dynamique de bande passante; Réseau sur puce; Processeurs multicœurs; Interconnexions sur puce; OFDMA; Dynamic bandwidth allocation; Network-on-chip; Multicore processors; On-chip interconnects

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Unlu, E. (2016). Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. (Doctoral Dissertation). CentraleSupélec. Retrieved from http://www.theses.fr/2016CSUP0006

Chicago Manual of Style (16th Edition):

Unlu, Eren. “Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.” 2016. Doctoral Dissertation, CentraleSupélec. Accessed December 09, 2019. http://www.theses.fr/2016CSUP0006.

MLA Handbook (7th Edition):

Unlu, Eren. “Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce.” 2016. Web. 09 Dec 2019.

Vancouver:

Unlu E. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. [Internet] [Doctoral dissertation]. CentraleSupélec; 2016. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2016CSUP0006.

Council of Science Editors:

Unlu E. Dynamic Bandwidth allocation algorithms for an RF on-chip interconnect : Allocation dynamique de bande passante pour l’interconnexion RF d’un réseau sur puce. [Doctoral Dissertation]. CentraleSupélec; 2016. Available from: http://www.theses.fr/2016CSUP0006

26. Jovanovic, Slavisa. Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture.

Degree: Docteur es, Instrumentation et microélectronique, 2009, Université Henri Poincaré – Nancy I

A?n de répondre à une complexité croissante des systèmes de calcul, due notamment aux progrès rapides et permanents des technologies de l’information, de nouveaux paradigmes… (more)

Subjects/Keywords: Réseaux sur puce recon?gurables (RNoC); Algorithme de routage tolérant aux fautes

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Jovanovic, S. (2009). Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture. (Doctoral Dissertation). Université Henri Poincaré – Nancy I. Retrieved from http://www.theses.fr/2009NAN10099

Chicago Manual of Style (16th Edition):

Jovanovic, Slavisa. “Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture.” 2009. Doctoral Dissertation, Université Henri Poincaré – Nancy I. Accessed December 09, 2019. http://www.theses.fr/2009NAN10099.

MLA Handbook (7th Edition):

Jovanovic, Slavisa. “Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture.” 2009. Web. 09 Dec 2019.

Vancouver:

Jovanovic S. Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture. [Internet] [Doctoral dissertation]. Université Henri Poincaré – Nancy I; 2009. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2009NAN10099.

Council of Science Editors:

Jovanovic S. Architecture reconfigurable de système embarqué auto-organisé : Self-organizing embedded reconfigurable system architecture. [Doctoral Dissertation]. Université Henri Poincaré – Nancy I; 2009. Available from: http://www.theses.fr/2009NAN10099

27. Dumas, Julie. Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols.

Degree: Docteur es, Informatique, 2017, Grenoble Alpes

Le problème du passage à l’échelle des protocoles de cohérence de cache qui se pose pour les machines parallèles se pose maintenant aussi sur puce,… (more)

Subjects/Keywords: Système sur puce; Cache; Architecture; Cohérence; Network on chip; Cache; Architecture; Coherence; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Dumas, J. (2017). Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols. (Doctoral Dissertation). Grenoble Alpes. Retrieved from http://www.theses.fr/2017GREAM093

Chicago Manual of Style (16th Edition):

Dumas, Julie. “Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols.” 2017. Doctoral Dissertation, Grenoble Alpes. Accessed December 09, 2019. http://www.theses.fr/2017GREAM093.

MLA Handbook (7th Edition):

Dumas, Julie. “Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols.” 2017. Web. 09 Dec 2019.

Vancouver:

Dumas J. Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols. [Internet] [Doctoral dissertation]. Grenoble Alpes; 2017. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2017GREAM093.

Council of Science Editors:

Dumas J. Représentation dynamique de la liste des copies pour le passage à l'échelle des protocoles de cohérence de cache : Dynamic sharing set for scalable cache coherence protocols. [Doctoral Dissertation]. Grenoble Alpes; 2017. Available from: http://www.theses.fr/2017GREAM093


Université de Sherbrooke

28. Richard, Charles. Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce .

Degree: 2012, Université de Sherbrooke

 Le développement et l'amélioration de l'instrumentation biomédicale se veulent une miniaturisation des équipements se trouvant dans les laboratoires médicaux standards. Cette miniaturisation est souhaitée pour… (more)

Subjects/Keywords: Intégration post-CMOS; Photodétection à multiple jonctions; Filtre absorbant; Filtre interférentiel; Fluorescence; Laboratoire sur puce

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Richard, C. (2012). Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6139

Chicago Manual of Style (16th Edition):

Richard, Charles. “Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce .” 2012. Doctoral Dissertation, Université de Sherbrooke. Accessed December 09, 2019. http://hdl.handle.net/11143/6139.

MLA Handbook (7th Edition):

Richard, Charles. “Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce .” 2012. Web. 09 Dec 2019.

Vancouver:

Richard C. Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2012. [cited 2019 Dec 09]. Available from: http://hdl.handle.net/11143/6139.

Council of Science Editors:

Richard C. Développement de briques technologiques pour la détection de fluorescence sur une plateforme de type laboratoire sur puce . [Doctoral Dissertation]. Université de Sherbrooke; 2012. Available from: http://hdl.handle.net/11143/6139


Université Paris-Sud – Paris XI

29. Hamdi, Feriel. Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses.

Degree: Docteur es, Physique, 2013, Université Paris-Sud – Paris XI

La fusion cellulaire est une méthode de génération de cellules hybrides combinant les propriétés spécifiques des cellules mères. Initialement développée pour la production d’anticorps, elle… (more)

Subjects/Keywords: Électrofusion; Laboratoire sur puce; Microfluidique; Diélectrophorèse; Electrofusion; Lab-On-Chip; Microfluidics; Dielectrophoresis

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hamdi, F. (2013). Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses. (Doctoral Dissertation). Université Paris-Sud – Paris XI. Retrieved from http://www.theses.fr/2013PA112286

Chicago Manual of Style (16th Edition):

Hamdi, Feriel. “Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses.” 2013. Doctoral Dissertation, Université Paris-Sud – Paris XI. Accessed December 09, 2019. http://www.theses.fr/2013PA112286.

MLA Handbook (7th Edition):

Hamdi, Feriel. “Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses.” 2013. Web. 09 Dec 2019.

Vancouver:

Hamdi F. Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses. [Internet] [Doctoral dissertation]. Université Paris-Sud – Paris XI; 2013. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2013PA112286.

Council of Science Editors:

Hamdi F. Interaction champ électrique cellule : conception de puces microfluidiques pour l’appariement cellulaire et la fusion par champ électrique pulsé : Electric field-cell interaction : conception of microfluidic biochips for cell pairing and fusion by electric field pulses. [Doctoral Dissertation]. Université Paris-Sud – Paris XI; 2013. Available from: http://www.theses.fr/2013PA112286

30. Hellé, Gwendolyne. Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures.

Degree: Docteur es, Chimie analytique, 2014, Université Pierre et Marie Curie – Paris VI

L'analyse radiochimique est indispensable à de nombreuses étapes de la gestion des déchets nucléaires et du contrôle de l’environnement. Un protocole d’analyse comprend généralement plusieurs… (more)

Subjects/Keywords: Micro extraction liquide-liquide; Laboratoire-sur-puce; Modélisation; Europium; Uranium; Microsystème séparatifs; Liquid-liquid microextraction; Europium; 543.63

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hellé, G. (2014). Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066658

Chicago Manual of Style (16th Edition):

Hellé, Gwendolyne. “Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 09, 2019. http://www.theses.fr/2014PA066658.

MLA Handbook (7th Edition):

Hellé, Gwendolyne. “Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures.” 2014. Web. 09 Dec 2019.

Vancouver:

Hellé G. Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 09]. Available from: http://www.theses.fr/2014PA066658.

Council of Science Editors:

Hellé G. Microsystèmes séparatifs pour l'extraction liquide-liquide des radioéléments dans les protocoles d'analyse : Separation microsystems for liquid-liquid extraction of radionuclides in the analytical procedures. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066658

[1] [2] [3] [4] [5] … [319]

.