Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(Processamento paralelo). Showing records 1 – 30 of 319 total matches.

[1] [2] [3] [4] [5] … [11]

Search Limiters

Last 2 Years | English Only

Levels

Languages

Country

▼ Search Limiters

1. Pereira, Francisco de Sousa. Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações.

Degree: 2008, RCAAP

Tese de Doutoramento em Informática

Com o advento de sistemas computacionais a um preço acessível e cada vez mais poderosos em termos de cálculo, incluindo… (more)

Subjects/Keywords: Processamento paralelo; Computação gráfica; Abstracção; Múltiplos recursos

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Pereira, F. d. S. (2008). Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações. (Thesis). RCAAP. Retrieved from http://www.rcaap.pt/detail.jsp?id=oai:http://repositorio.utad.pt/:10348/316

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Pereira, Francisco de Sousa. “Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações.” 2008. Thesis, RCAAP. Accessed April 11, 2021. http://www.rcaap.pt/detail.jsp?id=oai:http://repositorio.utad.pt/:10348/316.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Pereira, Francisco de Sousa. “Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações.” 2008. Web. 11 Apr 2021.

Vancouver:

Pereira FdS. Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações. [Internet] [Thesis]. RCAAP; 2008. [cited 2021 Apr 11]. Available from: http://www.rcaap.pt/detail.jsp?id=oai:http://repositorio.utad.pt/:10348/316.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Pereira FdS. Utilização Eficiente de Múltiplos Componentes de Hardware para a Síntese de Imagem e Animações. [Thesis]. RCAAP; 2008. Available from: http://www.rcaap.pt/detail.jsp?id=oai:http://repositorio.utad.pt/:10348/316

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade do Rio Grande do Norte

2. Sousa Júnior, Emmanoel Monteiro de. Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem .

Degree: 2016, Universidade do Rio Grande do Norte

 This study proposes a solution responsible for scheduling data processing with variable demand in cloud environments. The system built check specific variables to the business… (more)

Subjects/Keywords: Computação em nuvem; Escalonamento; Processamento paralelo

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Sousa Júnior, E. M. d. (2016). Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem . (Thesis). Universidade do Rio Grande do Norte. Retrieved from http://repositorio.ufrn.br/handle/123456789/21021

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Sousa Júnior, Emmanoel Monteiro de. “Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem .” 2016. Thesis, Universidade do Rio Grande do Norte. Accessed April 11, 2021. http://repositorio.ufrn.br/handle/123456789/21021.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Sousa Júnior, Emmanoel Monteiro de. “Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem .” 2016. Web. 11 Apr 2021.

Vancouver:

Sousa Júnior EMd. Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem . [Internet] [Thesis]. Universidade do Rio Grande do Norte; 2016. [cited 2021 Apr 11]. Available from: http://repositorio.ufrn.br/handle/123456789/21021.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Sousa Júnior EMd. Escalonando uma aplicação paralela com demanda variável em ambiente de nuvem . [Thesis]. Universidade do Rio Grande do Norte; 2016. Available from: http://repositorio.ufrn.br/handle/123456789/21021

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

3. Wellisson Rodrigo Santos Gonçalves. PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB).

Degree: 2015, Universidade Federal de Minas Gerais; UFMG

Exportado OPUS

Made available in DSpace on 2019-08-14T16:57:50Z (GMT). No. of bitstreams: 1 dissertacao_wellisson.pdf: 7011088 bytes, checksum: c657e617522f00363f3b8b591adfb819 (MD5) Previous issue date: 29

Certamente, o… (more)

Subjects/Keywords: Bioinformática; Processamento paralelo (Computadores); Bioinformática; Ferramentas Computação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Gonçalves, W. R. S. (2015). PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB). (Masters Thesis). Universidade Federal de Minas Gerais; UFMG. Retrieved from http://hdl.handle.net/1843/BUBD-AEENVN

Chicago Manual of Style (16th Edition):

Gonçalves, Wellisson Rodrigo Santos. “PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB).” 2015. Masters Thesis, Universidade Federal de Minas Gerais; UFMG. Accessed April 11, 2021. http://hdl.handle.net/1843/BUBD-AEENVN.

MLA Handbook (7th Edition):

Gonçalves, Wellisson Rodrigo Santos. “PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB).” 2015. Web. 11 Apr 2021.

Vancouver:

Gonçalves WRS. PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB). [Internet] [Masters thesis]. Universidade Federal de Minas Gerais; UFMG; 2015. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/1843/BUBD-AEENVN.

Council of Science Editors:

Gonçalves WRS. PDBEST - Uma ferramenta de processamento paralelo para aquisição, manipulação, edição e filtragem de arquivos do Protein Data Bank (PDB). [Masters Thesis]. Universidade Federal de Minas Gerais; UFMG; 2015. Available from: http://hdl.handle.net/1843/BUBD-AEENVN


Universidade Estadual de Campinas

4. Rocha, Fábio Soares. Estudo de escalabilidade em sistemas de processamento paralelo virtual.

Degree: Faculdade de Engenharia Elétrica e de Computação; Programa de Pós-Graduação em Engenharia Elétrica, 2010, Universidade Estadual de Campinas

Orientador: Marco Aurélio Amaral Henriques

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação

Made available in DSpace on 2018-08-15T23:31:10Z… (more)

Subjects/Keywords: Processamento paralelo (Computadores)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Rocha, F. S. (2010). Estudo de escalabilidade em sistemas de processamento paralelo virtual. (Masters Thesis). Universidade Estadual de Campinas. Retrieved from ROCHA, Fábio Soares. Estudo de escalabilidade em sistemas de processamento paralelo virtual. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259578>. Acesso em: 15 ago. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259578

Chicago Manual of Style (16th Edition):

Rocha, Fábio Soares. “Estudo de escalabilidade em sistemas de processamento paralelo virtual.” 2010. Masters Thesis, Universidade Estadual de Campinas. Accessed April 11, 2021. ROCHA, Fábio Soares. Estudo de escalabilidade em sistemas de processamento paralelo virtual. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259578>. Acesso em: 15 ago. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259578.

MLA Handbook (7th Edition):

Rocha, Fábio Soares. “Estudo de escalabilidade em sistemas de processamento paralelo virtual.” 2010. Web. 11 Apr 2021.

Vancouver:

Rocha FS. Estudo de escalabilidade em sistemas de processamento paralelo virtual. [Internet] [Masters thesis]. Universidade Estadual de Campinas; 2010. [cited 2021 Apr 11]. Available from: ROCHA, Fábio Soares. Estudo de escalabilidade em sistemas de processamento paralelo virtual. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259578>. Acesso em: 15 ago. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259578.

Council of Science Editors:

Rocha FS. Estudo de escalabilidade em sistemas de processamento paralelo virtual. [Masters Thesis]. Universidade Estadual de Campinas; 2010. Available from: ROCHA, Fábio Soares. Estudo de escalabilidade em sistemas de processamento paralelo virtual. 2010. 110 p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259578>. Acesso em: 15 ago. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259578

5. Teixeira, Eduardo Henrique Ferreira Mendes. Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens.

Degree: 2014, Brazil

Dissertação (mestrado)—Universidade de Brasília, Departamento de Ciência da Computação, Programa de Pós-Graduação em Computação Aplicada, 2014.

Este trabalho propôs e avaliou um middleware com suporte… (more)

Subjects/Keywords: Computação de alto desempenho; Processamento paralelo (Computação)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Teixeira, E. H. F. M. (2014). Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens. (Masters Thesis). Brazil. Retrieved from http://repositorio.unb.br/handle/10482/17361

Chicago Manual of Style (16th Edition):

Teixeira, Eduardo Henrique Ferreira Mendes. “Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://repositorio.unb.br/handle/10482/17361.

MLA Handbook (7th Edition):

Teixeira, Eduardo Henrique Ferreira Mendes. “Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens.” 2014. Web. 11 Apr 2021.

Vancouver:

Teixeira EHFM. Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://repositorio.unb.br/handle/10482/17361.

Council of Science Editors:

Teixeira EHFM. Middleware para coordenar tolerância a falhas e elasticidade em clusters de alto desempenho com produtores e consumidores baseados em filas de mensagens. [Masters Thesis]. Brazil; 2014. Available from: http://repositorio.unb.br/handle/10482/17361

6. Carvalho, Marcel Augustus Barbosa. Implementação do AES na Plataforma CUDA.

Degree: 2012, Brazil

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, 2012.

Compute Unified Device Architecture (CUDA) é uma plataforma de computação paralela de propósito geral que tira proveito… (more)

Subjects/Keywords: Criptografia; Processamento paralelo (Computação); Computação gráfica

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Carvalho, M. A. B. (2012). Implementação do AES na Plataforma CUDA. (Masters Thesis). Brazil. Retrieved from http://repositorio.unb.br/handle/10482/11999

Chicago Manual of Style (16th Edition):

Carvalho, Marcel Augustus Barbosa. “Implementação do AES na Plataforma CUDA.” 2012. Masters Thesis, Brazil. Accessed April 11, 2021. http://repositorio.unb.br/handle/10482/11999.

MLA Handbook (7th Edition):

Carvalho, Marcel Augustus Barbosa. “Implementação do AES na Plataforma CUDA.” 2012. Web. 11 Apr 2021.

Vancouver:

Carvalho MAB. Implementação do AES na Plataforma CUDA. [Internet] [Masters thesis]. Brazil; 2012. [cited 2021 Apr 11]. Available from: http://repositorio.unb.br/handle/10482/11999.

Council of Science Editors:

Carvalho MAB. Implementação do AES na Plataforma CUDA. [Masters Thesis]. Brazil; 2012. Available from: http://repositorio.unb.br/handle/10482/11999

7. Schnorr, Lucas Mello. Visualização simultânea e multi-nível de informações de monitoramento de cluster.

Degree: 2005, Brazil

 Clusters de computadores são geralmente utilizados para se obter alto desempenho na execução de aplicações paralelas. Sua utilização tem aumentado significativamente ao longo dos anos… (more)

Subjects/Keywords: Processamento paralelo; Cluster

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Schnorr, L. M. (2005). Visualização simultânea e multi-nível de informações de monitoramento de cluster. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/6603

Chicago Manual of Style (16th Edition):

Schnorr, Lucas Mello. “Visualização simultânea e multi-nível de informações de monitoramento de cluster.” 2005. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/6603.

MLA Handbook (7th Edition):

Schnorr, Lucas Mello. “Visualização simultânea e multi-nível de informações de monitoramento de cluster.” 2005. Web. 11 Apr 2021.

Vancouver:

Schnorr LM. Visualização simultânea e multi-nível de informações de monitoramento de cluster. [Internet] [Masters thesis]. Brazil; 2005. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/6603.

Council of Science Editors:

Schnorr LM. Visualização simultânea e multi-nível de informações de monitoramento de cluster. [Masters Thesis]. Brazil; 2005. Available from: http://hdl.handle.net/10183/6603

8. Ravel Carlos de Miranda Pimenta. Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA.

Degree: 2018, Universidade Federal de Minas Gerais; UFMG

Exportado OPUS

Made available in DSpace on 2019-08-09T18:01:47Z (GMT). No. of bitstreams: 1 ravel_rev_f.pdf: 1744066 bytes, checksum: 019275b3be4fe1e25c27fe1c4da31250 (MD5) Previous issue date: 26

No presente… (more)

Subjects/Keywords: CUDA; Processamento paralelo; CPML; Condições de contorno; FDTD; Engenharia elétrica; Processamento paralelo (Computadores); Ferramentas computacionais

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Pimenta, R. C. d. M. (2018). Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA. (Masters Thesis). Universidade Federal de Minas Gerais; UFMG. Retrieved from http://hdl.handle.net/1843/BUOS-B6PGFH

Chicago Manual of Style (16th Edition):

Pimenta, Ravel Carlos de Miranda. “Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA.” 2018. Masters Thesis, Universidade Federal de Minas Gerais; UFMG. Accessed April 11, 2021. http://hdl.handle.net/1843/BUOS-B6PGFH.

MLA Handbook (7th Edition):

Pimenta, Ravel Carlos de Miranda. “Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA.” 2018. Web. 11 Apr 2021.

Vancouver:

Pimenta RCdM. Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA. [Internet] [Masters thesis]. Universidade Federal de Minas Gerais; UFMG; 2018. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/1843/BUOS-B6PGFH.

Council of Science Editors:

Pimenta RCdM. Ferramenta computacional direcionada à análise de antenas impressas por meio da utilização do método de FDTD em paralelo desenvolvida em CUDA. [Masters Thesis]. Universidade Federal de Minas Gerais; UFMG; 2018. Available from: http://hdl.handle.net/1843/BUOS-B6PGFH

9. Moreira, Francis Birck. Profiling and reducing micro-architecture bottlenecks at the hardware level.

Degree: 2014, Brazil

A maior parte dos mecanismos em processadores superescalares atuais usam granularidade de instrução para criar ou caracterizar especulações, tais como predição de desvios ou prefetchers.… (more)

Subjects/Keywords: Processamento paralelo; Processamento distribuido; System architecture; Program profiling; Hardware design

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Moreira, F. B. (2014). Profiling and reducing micro-architecture bottlenecks at the hardware level. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/103977

Chicago Manual of Style (16th Edition):

Moreira, Francis Birck. “Profiling and reducing micro-architecture bottlenecks at the hardware level.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/103977.

MLA Handbook (7th Edition):

Moreira, Francis Birck. “Profiling and reducing micro-architecture bottlenecks at the hardware level.” 2014. Web. 11 Apr 2021.

Vancouver:

Moreira FB. Profiling and reducing micro-architecture bottlenecks at the hardware level. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/103977.

Council of Science Editors:

Moreira FB. Profiling and reducing micro-architecture bottlenecks at the hardware level. [Masters Thesis]. Brazil; 2014. Available from: http://hdl.handle.net/10183/103977

10. Boito, Francieli Zanon. Transversal I/O scheduling for parallel file systems : from applications to devices.

Degree: 2015, Brazil

 Esta tese se concentra no escalonamento de operações de entrada e saída (E/S) como uma solução para melhorar o desempenho de sistemas de arquivos paralelos,… (more)

Subjects/Keywords: Processamento paralelo; Processamento distribuido; I/O scheduling; Parallel file systems; High performance computing

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Boito, F. Z. (2015). Transversal I/O scheduling for parallel file systems : from applications to devices. (Doctoral Dissertation). Brazil. Retrieved from http://hdl.handle.net/10183/116128

Chicago Manual of Style (16th Edition):

Boito, Francieli Zanon. “Transversal I/O scheduling for parallel file systems : from applications to devices.” 2015. Doctoral Dissertation, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/116128.

MLA Handbook (7th Edition):

Boito, Francieli Zanon. “Transversal I/O scheduling for parallel file systems : from applications to devices.” 2015. Web. 11 Apr 2021.

Vancouver:

Boito FZ. Transversal I/O scheduling for parallel file systems : from applications to devices. [Internet] [Doctoral dissertation]. Brazil; 2015. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/116128.

Council of Science Editors:

Boito FZ. Transversal I/O scheduling for parallel file systems : from applications to devices. [Doctoral Dissertation]. Brazil; 2015. Available from: http://hdl.handle.net/10183/116128

11. Korndorfer, Jonas Henrique Muller. High performance trace replay event simulation of parallel programs behavior.

Degree: 2016, Brazil

Sistemas modernos de alto desempenho compreendem milhares a milhões de unidades de processamento. O desenvolvimento de uma aplicação paralela escalável para tais sistemas depende de… (more)

Subjects/Keywords: Processamento paralelo; Processamento : Alto desempenho; Parallel application; Performance analysis; High performance; Big data; Trace replay

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Korndorfer, J. H. M. (2016). High performance trace replay event simulation of parallel programs behavior. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/149310

Chicago Manual of Style (16th Edition):

Korndorfer, Jonas Henrique Muller. “High performance trace replay event simulation of parallel programs behavior.” 2016. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/149310.

MLA Handbook (7th Edition):

Korndorfer, Jonas Henrique Muller. “High performance trace replay event simulation of parallel programs behavior.” 2016. Web. 11 Apr 2021.

Vancouver:

Korndorfer JHM. High performance trace replay event simulation of parallel programs behavior. [Internet] [Masters thesis]. Brazil; 2016. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/149310.

Council of Science Editors:

Korndorfer JHM. High performance trace replay event simulation of parallel programs behavior. [Masters Thesis]. Brazil; 2016. Available from: http://hdl.handle.net/10183/149310

12. Izurieta, Iván Carrera. Performance modeling of MapReduce applications for the cloud.

Degree: 2014, Brazil

Nos últimos anos, Cloud Computing tem se tornado uma tecnologia importante que possibilitou executar aplicações sem a necessidade de implementar uma infraestrutura física com a… (more)

Subjects/Keywords: Computação em nuvem; Processamento paralelo; Processamento distribuido; Performance evaluation; Cloud computing; MapReduce; Capacity planning

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Izurieta, I. C. (2014). Performance modeling of MapReduce applications for the cloud. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/99055

Chicago Manual of Style (16th Edition):

Izurieta, Iván Carrera. “Performance modeling of MapReduce applications for the cloud.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/99055.

MLA Handbook (7th Edition):

Izurieta, Iván Carrera. “Performance modeling of MapReduce applications for the cloud.” 2014. Web. 11 Apr 2021.

Vancouver:

Izurieta IC. Performance modeling of MapReduce applications for the cloud. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/99055.

Council of Science Editors:

Izurieta IC. Performance modeling of MapReduce applications for the cloud. [Masters Thesis]. Brazil; 2014. Available from: http://hdl.handle.net/10183/99055

13. Cera, Marcia Cristina. Providing adaptability to MPI applications on current parallel architectures.

Degree: 2012, Brazil

 Atualmente, adaptabilidade é uma característica desejada em aplicações paralelas. Por exemplo, o crescente número de usuários competindo por recursos em arquiteturas paralelas gera mudanças constantes… (more)

Subjects/Keywords: Mpi; Processamento paralelo; Processamento : Alto desempenho; MPI; Adaptability; Malleability; Explicit task parallelism

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Cera, M. C. (2012). Providing adaptability to MPI applications on current parallel architectures. (Doctoral Dissertation). Brazil. Retrieved from http://hdl.handle.net/10183/55464

Chicago Manual of Style (16th Edition):

Cera, Marcia Cristina. “Providing adaptability to MPI applications on current parallel architectures.” 2012. Doctoral Dissertation, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/55464.

MLA Handbook (7th Edition):

Cera, Marcia Cristina. “Providing adaptability to MPI applications on current parallel architectures.” 2012. Web. 11 Apr 2021.

Vancouver:

Cera MC. Providing adaptability to MPI applications on current parallel architectures. [Internet] [Doctoral dissertation]. Brazil; 2012. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/55464.

Council of Science Editors:

Cera MC. Providing adaptability to MPI applications on current parallel architectures. [Doctoral Dissertation]. Brazil; 2012. Available from: http://hdl.handle.net/10183/55464

14. Mariana Luderitz Kolberg. Parallel self-verified solver for dense linear systems.

Degree: PhD, 2009, Pontifícia Universidade Católica do Rio Grande do Sul

 Esta tese apresenta uma ferramenta de resolução de sistemas lineares densos pontuais e intervalares. As principais características desta ferramenta são rapidez, confiabilidade e precisão. Esta… (more)

Subjects/Keywords: INFORMÁTICA; PROCESSAMENTO PARALELO; ARITMÉTICA COMPUTACIONAL; SISTEMAS LINEARES; CIENCIA DA COMPUTACAO

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Kolberg, M. L. (2009). Parallel self-verified solver for dense linear systems. (Doctoral Dissertation). Pontifícia Universidade Católica do Rio Grande do Sul. Retrieved from http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=2219 ;

Chicago Manual of Style (16th Edition):

Kolberg, Mariana Luderitz. “Parallel self-verified solver for dense linear systems.” 2009. Doctoral Dissertation, Pontifícia Universidade Católica do Rio Grande do Sul. Accessed April 11, 2021. http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=2219 ;.

MLA Handbook (7th Edition):

Kolberg, Mariana Luderitz. “Parallel self-verified solver for dense linear systems.” 2009. Web. 11 Apr 2021.

Vancouver:

Kolberg ML. Parallel self-verified solver for dense linear systems. [Internet] [Doctoral dissertation]. Pontifícia Universidade Católica do Rio Grande do Sul; 2009. [cited 2021 Apr 11]. Available from: http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=2219 ;.

Council of Science Editors:

Kolberg ML. Parallel self-verified solver for dense linear systems. [Doctoral Dissertation]. Pontifícia Universidade Católica do Rio Grande do Sul; 2009. Available from: http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=2219 ;


Instituto Tecnológico de Aeronáutica

15. Pedro Sérgio Souza. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.

Degree: 1989, Instituto Tecnológico de Aeronáutica

 Esta dissertação consiste no estudo, proposta e elaboração de primitivas de controle e comunicação de processos por memória compartilhada e por troca de mensagens. A… (more)

Subjects/Keywords: Processamento em paralelo (computadores); Computação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Souza, P. S. (1989). Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. (Thesis). Instituto Tecnológico de Aeronáutica. Retrieved from http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Souza, Pedro Sérgio. “Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.” 1989. Thesis, Instituto Tecnológico de Aeronáutica. Accessed April 11, 2021. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Souza, Pedro Sérgio. “Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.” 1989. Web. 11 Apr 2021.

Vancouver:

Souza PS. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. [Internet] [Thesis]. Instituto Tecnológico de Aeronáutica; 1989. [cited 2021 Apr 11]. Available from: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Souza PS. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. [Thesis]. Instituto Tecnológico de Aeronáutica; 1989. Available from: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

16. Fernando Furlan Rui. Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks.

Degree: Master, 2012, Pontifícia Universidade Católica do Rio Grande do Sul

Memórias Transacionais são consideradas por muitos pesquisadores como a mais promissora solução para resolver problemas de programação multicore. Esse modelo promete escalabilidade com pequena granularidade,… (more)

Subjects/Keywords: INFORMÁTICA; PROCESSAMENTO PARALELO; ARQUITETURA DE COMPUTADOR; CIENCIA DA COMPUTACAO

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Rui, F. F. (2012). Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks. (Masters Thesis). Pontifícia Universidade Católica do Rio Grande do Sul. Retrieved from http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=4292 ;

Chicago Manual of Style (16th Edition):

Rui, Fernando Furlan. “Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks.” 2012. Masters Thesis, Pontifícia Universidade Católica do Rio Grande do Sul. Accessed April 11, 2021. http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=4292 ;.

MLA Handbook (7th Edition):

Rui, Fernando Furlan. “Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks.” 2012. Web. 11 Apr 2021.

Vancouver:

Rui FF. Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks. [Internet] [Masters thesis]. Pontifícia Universidade Católica do Rio Grande do Sul; 2012. [cited 2021 Apr 11]. Available from: http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=4292 ;.

Council of Science Editors:

Rui FF. Uma avaliação comparativa de sistemas de memória transacional de software e seus benchmarks. [Masters Thesis]. Pontifícia Universidade Católica do Rio Grande do Sul; 2012. Available from: http://tede.pucrs.br/tde_busca/arquivo.php?codArquivo=4292 ;

17. Silva, Rui Manuel Sousa da. Escalonamento de Processos ETL em Ambientes Grid.

Degree: 2012, Instituto Politécnico do Porto

Cada vez mais as organizações necessitam de estar preparadas para enfrentar um mundo em constante evolução, onde é necessário agregar um conjunto de informações provenientes… (more)

Subjects/Keywords: Data Warehouse; ETL; Ambientes Grid; Processamento em Paralelo; Escalonamento; Informática

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Silva, R. M. S. d. (2012). Escalonamento de Processos ETL em Ambientes Grid. (Thesis). Instituto Politécnico do Porto. Retrieved from https://www.rcaap.pt/detail.jsp?id=oai:recipp.ipp.pt:10400.22/11108

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Silva, Rui Manuel Sousa da. “Escalonamento de Processos ETL em Ambientes Grid.” 2012. Thesis, Instituto Politécnico do Porto. Accessed April 11, 2021. https://www.rcaap.pt/detail.jsp?id=oai:recipp.ipp.pt:10400.22/11108.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Silva, Rui Manuel Sousa da. “Escalonamento de Processos ETL em Ambientes Grid.” 2012. Web. 11 Apr 2021.

Vancouver:

Silva RMSd. Escalonamento de Processos ETL em Ambientes Grid. [Internet] [Thesis]. Instituto Politécnico do Porto; 2012. [cited 2021 Apr 11]. Available from: https://www.rcaap.pt/detail.jsp?id=oai:recipp.ipp.pt:10400.22/11108.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Silva RMSd. Escalonamento de Processos ETL em Ambientes Grid. [Thesis]. Instituto Politécnico do Porto; 2012. Available from: https://www.rcaap.pt/detail.jsp?id=oai:recipp.ipp.pt:10400.22/11108

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

18. Teixeira, Filipe Miguel Santos. Parallel processing system applied to the automotive segment .

Degree: 2010, Universidade de Aveiro

 Os actuais sistemas de controlo das funções de motronica O trabalho apresentado nesta dissertação está integrado no projecto ECU2010, que tem por objectivo o desenvolvimento… (more)

Subjects/Keywords: Engenharia electrónica; Processamento paralelo; Sistemas embebidos; Sistemas integrados; Microcontroladores; Indústria automóvel

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Teixeira, F. M. S. (2010). Parallel processing system applied to the automotive segment . (Thesis). Universidade de Aveiro. Retrieved from http://hdl.handle.net/10773/4477

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Teixeira, Filipe Miguel Santos. “Parallel processing system applied to the automotive segment .” 2010. Thesis, Universidade de Aveiro. Accessed April 11, 2021. http://hdl.handle.net/10773/4477.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Teixeira, Filipe Miguel Santos. “Parallel processing system applied to the automotive segment .” 2010. Web. 11 Apr 2021.

Vancouver:

Teixeira FMS. Parallel processing system applied to the automotive segment . [Internet] [Thesis]. Universidade de Aveiro; 2010. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10773/4477.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Teixeira FMS. Parallel processing system applied to the automotive segment . [Thesis]. Universidade de Aveiro; 2010. Available from: http://hdl.handle.net/10773/4477

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

19. Mestre, Nuno Roberto Pereira. Comparação do desempenho do FDTD com implementação em CPU e em GPU .

Degree: 2012, Universidade de Aveiro

 O Finite-Difference Time-Domain é um método utilizado em electromagnetismo computacional para simular a propagação de ondas electromagnéticas em meios cujas características podem não ser uniformes.… (more)

Subjects/Keywords: Engenharia de computadores; Arquitectura de computadores; Multiprocessadores; Processamento paralelo

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Mestre, N. R. P. (2012). Comparação do desempenho do FDTD com implementação em CPU e em GPU . (Thesis). Universidade de Aveiro. Retrieved from http://hdl.handle.net/10773/10939

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Mestre, Nuno Roberto Pereira. “Comparação do desempenho do FDTD com implementação em CPU e em GPU .” 2012. Thesis, Universidade de Aveiro. Accessed April 11, 2021. http://hdl.handle.net/10773/10939.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Mestre, Nuno Roberto Pereira. “Comparação do desempenho do FDTD com implementação em CPU e em GPU .” 2012. Web. 11 Apr 2021.

Vancouver:

Mestre NRP. Comparação do desempenho do FDTD com implementação em CPU e em GPU . [Internet] [Thesis]. Universidade de Aveiro; 2012. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10773/10939.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Mestre NRP. Comparação do desempenho do FDTD com implementação em CPU e em GPU . [Thesis]. Universidade de Aveiro; 2012. Available from: http://hdl.handle.net/10773/10939

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Instituto Tecnológico de Aeronáutica

20. Pedro Sérgio Souza. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.

Degree: 1989, Instituto Tecnológico de Aeronáutica

 Esta dissertação consiste no estudo, proposta e elaboração de primitivas de controle e comunicação de processos por memória compartilhada e por troca de mensagens. A… (more)

Subjects/Keywords: Processamento em paralelo (computadores); Computação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Souza, P. S. (1989). Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. (Masters Thesis). Instituto Tecnológico de Aeronáutica. Retrieved from http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488

Chicago Manual of Style (16th Edition):

Souza, Pedro Sérgio. “Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.” 1989. Masters Thesis, Instituto Tecnológico de Aeronáutica. Accessed April 11, 2021. http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488.

MLA Handbook (7th Edition):

Souza, Pedro Sérgio. “Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados.” 1989. Web. 11 Apr 2021.

Vancouver:

Souza PS. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. [Internet] [Masters thesis]. Instituto Tecnológico de Aeronáutica; 1989. [cited 2021 Apr 11]. Available from: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488.

Council of Science Editors:

Souza PS. Primitivas de controle e comunicação para processamento paralelo em sistemas computacionais multiprocessados. [Masters Thesis]. Instituto Tecnológico de Aeronáutica; 1989. Available from: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1488

21. Pedro Henrique Ramos Costa. Automatic mining of tasks in structured programs.

Degree: 2018, Universidade Federal de Minas Gerais; UFMG

Exportado OPUS

Made available in DSpace on 2019-08-11T02:12:45Z (GMT). No. of bitstreams: 1 pedrohenriqueramoscosta.pdf: 1987272 bytes, checksum: b9efce5d3dd0db04a9602db639ef3cee (MD5) Previous issue date: 16

Esta dissertação… (more)

Subjects/Keywords: OpenMP; parallelism; tasks; Computação; Paralelismo; Processamento Paralelo; Tarefas

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Costa, P. H. R. (2018). Automatic mining of tasks in structured programs. (Masters Thesis). Universidade Federal de Minas Gerais; UFMG. Retrieved from http://hdl.handle.net/1843/SLSC-BBKGHV

Chicago Manual of Style (16th Edition):

Costa, Pedro Henrique Ramos. “Automatic mining of tasks in structured programs.” 2018. Masters Thesis, Universidade Federal de Minas Gerais; UFMG. Accessed April 11, 2021. http://hdl.handle.net/1843/SLSC-BBKGHV.

MLA Handbook (7th Edition):

Costa, Pedro Henrique Ramos. “Automatic mining of tasks in structured programs.” 2018. Web. 11 Apr 2021.

Vancouver:

Costa PHR. Automatic mining of tasks in structured programs. [Internet] [Masters thesis]. Universidade Federal de Minas Gerais; UFMG; 2018. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/1843/SLSC-BBKGHV.

Council of Science Editors:

Costa PHR. Automatic mining of tasks in structured programs. [Masters Thesis]. Universidade Federal de Minas Gerais; UFMG; 2018. Available from: http://hdl.handle.net/1843/SLSC-BBKGHV


Universidade Estadual de Campinas

22. Costa Filho, José Tarcisio. Processamento paralelo de algoritmos de controle hierarquico.

Degree: Faculdade de Engenharia Eletrica, 1988, Universidade Estadual de Campinas

Orientador : Celso Pascoli Bottura

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica

Made available in DSpace on 2018-07-14T17:05:00Z (GMT). No. of… (more)

Subjects/Keywords: Processamento paralelo (Computadores); Algoritmos paralelos

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Costa Filho, J. T. (1988). Processamento paralelo de algoritmos de controle hierarquico. (Masters Thesis). Universidade Estadual de Campinas. Retrieved from COSTA FILHO, José Tarcisio. Processamento paralelo de algoritmos de controle hierarquico. 1988. 136f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, [SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261335>. Acesso em: 14 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/261335

Chicago Manual of Style (16th Edition):

Costa Filho, José Tarcisio. “Processamento paralelo de algoritmos de controle hierarquico.” 1988. Masters Thesis, Universidade Estadual de Campinas. Accessed April 11, 2021. COSTA FILHO, José Tarcisio. Processamento paralelo de algoritmos de controle hierarquico. 1988. 136f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, [SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261335>. Acesso em: 14 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/261335.

MLA Handbook (7th Edition):

Costa Filho, José Tarcisio. “Processamento paralelo de algoritmos de controle hierarquico.” 1988. Web. 11 Apr 2021.

Vancouver:

Costa Filho JT. Processamento paralelo de algoritmos de controle hierarquico. [Internet] [Masters thesis]. Universidade Estadual de Campinas; 1988. [cited 2021 Apr 11]. Available from: COSTA FILHO, José Tarcisio. Processamento paralelo de algoritmos de controle hierarquico. 1988. 136f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, [SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261335>. Acesso em: 14 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/261335.

Council of Science Editors:

Costa Filho JT. Processamento paralelo de algoritmos de controle hierarquico. [Masters Thesis]. Universidade Estadual de Campinas; 1988. Available from: COSTA FILHO, José Tarcisio. Processamento paralelo de algoritmos de controle hierarquico. 1988. 136f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, [SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261335>. Acesso em: 14 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/261335


Universidade Estadual de Campinas

23. Huerta Yero, Eduardo Javier. Um sistema para o processamento massivamente paralelo na world wide web.

Degree: Faculdade de Engenharia Elétrica e de Computação; Programa de Pós-Graduação em Engenharia Elétrica, 1998, Universidade Estadual de Campinas

Orientador: Marco Aurelio Amaral Henriques

Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação

Made available in DSpace on 2018-07-23T23:38:03Z… (more)

Subjects/Keywords: Processamento paralelo (Computadores); Hipercubo; Internet

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Huerta Yero, E. J. (1998). Um sistema para o processamento massivamente paralelo na world wide web. (Masters Thesis). Universidade Estadual de Campinas. Retrieved from HUERTA YERO, Eduardo Javier. Um sistema para o processamento massivamente paralelo na world wide web. 1998. 86f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259576>. Acesso em: 23 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259576

Chicago Manual of Style (16th Edition):

Huerta Yero, Eduardo Javier. “Um sistema para o processamento massivamente paralelo na world wide web.” 1998. Masters Thesis, Universidade Estadual de Campinas. Accessed April 11, 2021. HUERTA YERO, Eduardo Javier. Um sistema para o processamento massivamente paralelo na world wide web. 1998. 86f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259576>. Acesso em: 23 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259576.

MLA Handbook (7th Edition):

Huerta Yero, Eduardo Javier. “Um sistema para o processamento massivamente paralelo na world wide web.” 1998. Web. 11 Apr 2021.

Vancouver:

Huerta Yero EJ. Um sistema para o processamento massivamente paralelo na world wide web. [Internet] [Masters thesis]. Universidade Estadual de Campinas; 1998. [cited 2021 Apr 11]. Available from: HUERTA YERO, Eduardo Javier. Um sistema para o processamento massivamente paralelo na world wide web. 1998. 86f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259576>. Acesso em: 23 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259576.

Council of Science Editors:

Huerta Yero EJ. Um sistema para o processamento massivamente paralelo na world wide web. [Masters Thesis]. Universidade Estadual de Campinas; 1998. Available from: HUERTA YERO, Eduardo Javier. Um sistema para o processamento massivamente paralelo na world wide web. 1998. 86f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259576>. Acesso em: 23 jul. 2018. ; http://repositorio.unicamp.br/jspui/handle/REPOSIP/259576

24. Santos, Marcelo Brandão Monteiro dos. Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras.

Degree: 2014, Brazil

Dissertação (mestrado)–Universidade de Brasília, Programa de Pós-Graduação em Ciência de Materiais, 2014.

Inicialmente projetadas para processamento de gráficos, as placas gráficas (GPUs) evoluíram para processadores… (more)

Subjects/Keywords: Autovalores; Processamento paralelo (Computação); Schrodinger, Equação de; Microprocessadores; Semicondutores

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Santos, M. B. M. d. (2014). Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras. (Masters Thesis). Brazil. Retrieved from http://repositorio.unb.br/handle/10482/18268 ; http://dx.doi.org/10.26512/2014.11.D.18268

Chicago Manual of Style (16th Edition):

Santos, Marcelo Brandão Monteiro dos. “Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://repositorio.unb.br/handle/10482/18268 ; http://dx.doi.org/10.26512/2014.11.D.18268.

MLA Handbook (7th Edition):

Santos, Marcelo Brandão Monteiro dos. “Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras.” 2014. Web. 11 Apr 2021.

Vancouver:

Santos MBMd. Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://repositorio.unb.br/handle/10482/18268 ; http://dx.doi.org/10.26512/2014.11.D.18268.

Council of Science Editors:

Santos MBMd. Aceleração do cálculo de autovalores usando CUDA : uma aplicação em heteroestruturas semicondutoras. [Masters Thesis]. Brazil; 2014. Available from: http://repositorio.unb.br/handle/10482/18268 ; http://dx.doi.org/10.26512/2014.11.D.18268

25. Brito, José Benedito de Souza. Modelo para estimar performance de um Cluster Hadoop.

Degree: 2014, Brazil

Dissertação (mestrado)—Universidade de Brasília, Instituto de Ciências Exatas, Departamento de Ciência da Computação, 2014.

O volume, a variedade e a velocidade dos dados apresenta um… (more)

Subjects/Keywords: Análise por conglomerados; Computação de alto desempenho; Processamento paralelo (Computação)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Brito, J. B. d. S. (2014). Modelo para estimar performance de um Cluster Hadoop. (Masters Thesis). Brazil. Retrieved from http://repositorio.unb.br/handle/10482/17180

Chicago Manual of Style (16th Edition):

Brito, José Benedito de Souza. “Modelo para estimar performance de um Cluster Hadoop.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://repositorio.unb.br/handle/10482/17180.

MLA Handbook (7th Edition):

Brito, José Benedito de Souza. “Modelo para estimar performance de um Cluster Hadoop.” 2014. Web. 11 Apr 2021.

Vancouver:

Brito JBdS. Modelo para estimar performance de um Cluster Hadoop. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://repositorio.unb.br/handle/10482/17180.

Council of Science Editors:

Brito JBdS. Modelo para estimar performance de um Cluster Hadoop. [Masters Thesis]. Brazil; 2014. Available from: http://repositorio.unb.br/handle/10482/17180

26. Tanus, Felipe de Oliveira. Exploring parallelism on pure functional languages with ACQuA.

Degree: 2017, Brazil

 Moore’s law reaching its physical limitations has pushed the industry to produce multicore processors. However, programming those processors with an imperative language is not easy… (more)

Subjects/Keywords: Linguagens funcionais; Processamento paralelo; Architecture; Accelerator; Functional programming; Parallelism

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Tanus, F. d. O. (2017). Exploring parallelism on pure functional languages with ACQuA. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/184869

Chicago Manual of Style (16th Edition):

Tanus, Felipe de Oliveira. “Exploring parallelism on pure functional languages with ACQuA.” 2017. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/184869.

MLA Handbook (7th Edition):

Tanus, Felipe de Oliveira. “Exploring parallelism on pure functional languages with ACQuA.” 2017. Web. 11 Apr 2021.

Vancouver:

Tanus FdO. Exploring parallelism on pure functional languages with ACQuA. [Internet] [Masters thesis]. Brazil; 2017. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/184869.

Council of Science Editors:

Tanus FdO. Exploring parallelism on pure functional languages with ACQuA. [Masters Thesis]. Brazil; 2017. Available from: http://hdl.handle.net/10183/184869

27. Oliveira, Charles Cardoso de. Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications.

Degree: 2019, Brazil

Aplicações modernas têm levado o processamento paralelo a outro nível de requisitos em desempenho e energia. Entretanto, na maioria dos casos, usar o número máximo… (more)

Subjects/Keywords: Processamento paralelo; OpenMP; Thread-level parallelism exploitation; DVFS; runtime environments

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Oliveira, C. C. d. (2019). Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/212545

Chicago Manual of Style (16th Edition):

Oliveira, Charles Cardoso de. “Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications.” 2019. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/212545.

MLA Handbook (7th Edition):

Oliveira, Charles Cardoso de. “Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications.” 2019. Web. 11 Apr 2021.

Vancouver:

Oliveira CCd. Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications. [Internet] [Masters thesis]. Brazil; 2019. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/212545.

Council of Science Editors:

Oliveira CCd. Odin : online, non-intrusive and self-tuning DCT and DVFS to optimize openMP applications. [Masters Thesis]. Brazil; 2019. Available from: http://hdl.handle.net/10183/212545

28. Sarates Junior, Adiel Seffrin. Optimizing two-dimesional shallow water based flood hydrological model with stream architectures.

Degree: 2015, Brazil

O presente trabalho tem como objetivo explorar as dificuldades bem como os benefícios da utilização de arquiteturas Streams para a simulação de eventos hidrológicos baseados… (more)

Subjects/Keywords: Processamento paralelo; Modelos hidrológicos; Hydrological model; Stream architecthures; GPGPU; LISMIN

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Sarates Junior, A. S. (2015). Optimizing two-dimesional shallow water based flood hydrological model with stream architectures. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/118254

Chicago Manual of Style (16th Edition):

Sarates Junior, Adiel Seffrin. “Optimizing two-dimesional shallow water based flood hydrological model with stream architectures.” 2015. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/118254.

MLA Handbook (7th Edition):

Sarates Junior, Adiel Seffrin. “Optimizing two-dimesional shallow water based flood hydrological model with stream architectures.” 2015. Web. 11 Apr 2021.

Vancouver:

Sarates Junior AS. Optimizing two-dimesional shallow water based flood hydrological model with stream architectures. [Internet] [Masters thesis]. Brazil; 2015. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/118254.

Council of Science Editors:

Sarates Junior AS. Optimizing two-dimesional shallow water based flood hydrological model with stream architectures. [Masters Thesis]. Brazil; 2015. Available from: http://hdl.handle.net/10183/118254

29. Esposito, Adelano. Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO.

Degree: 2012, Brazil

Um dos métodos heurísticos bastante explorados em engenharia é o PSO (Otimização por enxame de partículas). O PSO é uma meta-heurística baseada em populações de… (more)

Subjects/Keywords: Estruturas (Engenharia); Processamento paralelo; Otimização matemática; Metaheuristic; Sequential; Parallelization; Structural optimization

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Esposito, A. (2012). Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/79825

Chicago Manual of Style (16th Edition):

Esposito, Adelano. “Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO.” 2012. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/79825.

MLA Handbook (7th Edition):

Esposito, Adelano. “Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO.” 2012. Web. 11 Apr 2021.

Vancouver:

Esposito A. Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO. [Internet] [Masters thesis]. Brazil; 2012. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/79825.

Council of Science Editors:

Esposito A. Programação paralela e sequencial aplicada à otimização de estruturas metálicas com o algoritmo PSO. [Masters Thesis]. Brazil; 2012. Available from: http://hdl.handle.net/10183/79825

30. Capella, Fernanda Mathias. Arquitetura reconfigurável multi-ISA.

Degree: 2014, Brazil

O mercado de sistemas embarcados tem demandado uma variada gama de aplicações, aplicações estas cada vez mais complexas. Para atender tal demanda, visto o declínio… (more)

Subjects/Keywords: Reconfiguracao; Processamento paralelo; Sistemas embarcados; Binary translation; Reconfigurable architecture; Transparent execution

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Capella, F. M. (2014). Arquitetura reconfigurável multi-ISA. (Masters Thesis). Brazil. Retrieved from http://hdl.handle.net/10183/104137

Chicago Manual of Style (16th Edition):

Capella, Fernanda Mathias. “Arquitetura reconfigurável multi-ISA.” 2014. Masters Thesis, Brazil. Accessed April 11, 2021. http://hdl.handle.net/10183/104137.

MLA Handbook (7th Edition):

Capella, Fernanda Mathias. “Arquitetura reconfigurável multi-ISA.” 2014. Web. 11 Apr 2021.

Vancouver:

Capella FM. Arquitetura reconfigurável multi-ISA. [Internet] [Masters thesis]. Brazil; 2014. [cited 2021 Apr 11]. Available from: http://hdl.handle.net/10183/104137.

Council of Science Editors:

Capella FM. Arquitetura reconfigurável multi-ISA. [Masters Thesis]. Brazil; 2014. Available from: http://hdl.handle.net/10183/104137

[1] [2] [3] [4] [5] … [11]

.