Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(Multiprocesseurs). Showing records 1 – 15 of 15 total matches.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters

1. Ben Atitallah, Rabie. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.

Degree: Docteur es, Informatique, 2008, Université Lille I – Sciences et Technologies

La simulation des systèmes embarqués multiprocesseurs (MPSoC), dés les premières phases de conception, joue un rôle primordial puisqu'elle permet de réduire le temps d'arrivée sur… (more)

Subjects/Keywords: Systèmes sur puce multiprocesseurs; Estimation de la consommation d'énergie; SystemC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ben Atitallah, R. (2008). Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. (Doctoral Dissertation). Université Lille I – Sciences et Technologies. Retrieved from http://www.theses.fr/2008LIL10019

Chicago Manual of Style (16th Edition):

Ben Atitallah, Rabie. “Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.” 2008. Doctoral Dissertation, Université Lille I – Sciences et Technologies. Accessed December 05, 2019. http://www.theses.fr/2008LIL10019.

MLA Handbook (7th Edition):

Ben Atitallah, Rabie. “Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation.” 2008. Web. 05 Dec 2019.

Vancouver:

Ben Atitallah R. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. [Internet] [Doctoral dissertation]. Université Lille I – Sciences et Technologies; 2008. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2008LIL10019.

Council of Science Editors:

Ben Atitallah R. Modèles et simulation des systèmes sur puce multiprocesseurs : estimation des performances et de la consommation d'énergie : Multiprocessor system-on-chip modeling and simulation : performance and energy consumption estimation. [Doctoral Dissertation]. Université Lille I – Sciences et Technologies; 2008. Available from: http://www.theses.fr/2008LIL10019

2. Ngo, Dinh Thanh. Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène.

Degree: Docteur es, Stic, 2015, Lorient

La complexité et le nombre toujours plus grandissant des applications, notamment les standards vidéo, nécessite d’étudier des méthodes et outils pour leur déploiement sur des… (more)

Subjects/Keywords: Architecture multiprocesseurs; Flot de données; Multi-Processors Systeme on Chips; Dataflow; 004.35

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ngo, D. T. (2015). Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène. (Doctoral Dissertation). Lorient. Retrieved from http://www.theses.fr/2015LORIS371

Chicago Manual of Style (16th Edition):

Ngo, Dinh Thanh. “Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène.” 2015. Doctoral Dissertation, Lorient. Accessed December 05, 2019. http://www.theses.fr/2015LORIS371.

MLA Handbook (7th Edition):

Ngo, Dinh Thanh. “Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène.” 2015. Web. 05 Dec 2019.

Vancouver:

Ngo DT. Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène. [Internet] [Doctoral dissertation]. Lorient; 2015. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2015LORIS371.

Council of Science Editors:

Ngo DT. Runtime mapping of dynamic dataflow applications on heterogeneous multiprocessor platforms : Déploiement à la volée d'appllications flot de données dynamiques sur plateforme multiprocesseurs hétérogène. [Doctoral Dissertation]. Lorient; 2015. Available from: http://www.theses.fr/2015LORIS371

3. Khizakanchery Natarajan, Surya Narayanan. Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs.

Degree: Docteur es, Informatique, 2015, Rennes 1

Ce travail a été effectué dans le contexte d'un projet financé par l'ERC, Defying Amdahl's Law (DAL), dont l'objectif est d'explorer les techniques micro-architecturales améliorant… (more)

Subjects/Keywords: Ordinateurs; Multiprocesseurs; Parallélisme (informatique); Programmation parallèle (informatique); Transputers; Computers; Multiprocessors; Parallelism; Parallel Program; Many-Core

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Khizakanchery Natarajan, S. N. (2015). Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs. (Doctoral Dissertation). Rennes 1. Retrieved from http://www.theses.fr/2015REN1S015

Chicago Manual of Style (16th Edition):

Khizakanchery Natarajan, Surya Narayanan. “Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs.” 2015. Doctoral Dissertation, Rennes 1. Accessed December 05, 2019. http://www.theses.fr/2015REN1S015.

MLA Handbook (7th Edition):

Khizakanchery Natarajan, Surya Narayanan. “Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs.” 2015. Web. 05 Dec 2019.

Vancouver:

Khizakanchery Natarajan SN. Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs. [Internet] [Doctoral dissertation]. Rennes 1; 2015. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2015REN1S015.

Council of Science Editors:

Khizakanchery Natarajan SN. Modeling performance of serial and parallel sections of multi-threaded programs in many-core era : Modélisation de la performance des sections séquentielles et parallèles au sein de programmes multithreadés à l'ère des many-coeurs. [Doctoral Dissertation]. Rennes 1; 2015. Available from: http://www.theses.fr/2015REN1S015


Université de Grenoble

4. Saidi, Selma. Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips.

Degree: Docteur es, Informatique, 2012, Université de Grenoble

Les systèmes multiprocesseurs sur puce, tel que le processeur CELL ou plus récemment Platform 2012, sont des architectures multicœurs hétérogènes constitués d'un processeur host et… (more)

Subjects/Keywords: Application data parallèles; DMA; Systemes multiprocesseurs sur puce; Data parallel applications; Direct Memory Access(DMA); Multiprocessor architecture

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Saidi, S. (2012). Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2012GRENM099

Chicago Manual of Style (16th Edition):

Saidi, Selma. “Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips.” 2012. Doctoral Dissertation, Université de Grenoble. Accessed December 05, 2019. http://www.theses.fr/2012GRENM099.

MLA Handbook (7th Edition):

Saidi, Selma. “Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips.” 2012. Web. 05 Dec 2019.

Vancouver:

Saidi S. Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips. [Internet] [Doctoral dissertation]. Université de Grenoble; 2012. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2012GRENM099.

Council of Science Editors:

Saidi S. Optimisation des transferts de données sur systèmes multiprocesseurs sur puce : Optimizing Data Transfers for Multiprocessor Systems on Chips. [Doctoral Dissertation]. Université de Grenoble; 2012. Available from: http://www.theses.fr/2012GRENM099

5. Carle, Thomas. Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties.

Degree: Docteur es, Informatique, 2014, Université Pierre et Marie Curie – Paris VI

Une séparation existe de longue date entre les domaines de la compilation et de l'ordonnancement temps-réel. Si ces deux domaines ont le même objectif -… (more)

Subjects/Keywords: Ordonnancement temps-Réel hors-Ligne; Multiprocesseurs; Compilation; Partitionnement; Exigences non-Fonctionnelles; Pipelinage logiciel; Real-time scheduling; Compiler; 004.3

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Carle, T. (2014). Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066392

Chicago Manual of Style (16th Edition):

Carle, Thomas. “Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 05, 2019. http://www.theses.fr/2014PA066392.

MLA Handbook (7th Edition):

Carle, Thomas. “Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties.” 2014. Web. 05 Dec 2019.

Vancouver:

Carle T. Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2014PA066392.

Council of Science Editors:

Carle T. Compilation efficace de spécifications de contrôle embarqué avec prise en compte de propriétés fonctionnelles et non-fonctionnelles complexes : Efficient compilation of embedded control specifications with complex functional and non-functional properties. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066392

6. Cordovilla Mesonero, Mikel. Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework.

Degree: Docteur es, Sûreté de logiciel et calcul de haute-performance, 2012, Toulouse, ISAE

Les logiciels embarqués critiques de contrôle-commande sont soumis à des contraintes fortes englobant le déterminisme, la correction logique et la correction temporelle. Nous supposons que… (more)

Subjects/Keywords: Ordonnancement; Model checking; Systèmes embarqués; Multicoeur; Multiprocesseurs; Vérification formelle; Prelude; Scheduling; Model checking; Embedded systems; Multicore; Multiprocessor; Formal verification; Prelude; 000

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Cordovilla Mesonero, M. (2012). Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework. (Doctoral Dissertation). Toulouse, ISAE. Retrieved from http://www.theses.fr/2012ESAE0011

Chicago Manual of Style (16th Edition):

Cordovilla Mesonero, Mikel. “Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework.” 2012. Doctoral Dissertation, Toulouse, ISAE. Accessed December 05, 2019. http://www.theses.fr/2012ESAE0011.

MLA Handbook (7th Edition):

Cordovilla Mesonero, Mikel. “Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework.” 2012. Web. 05 Dec 2019.

Vancouver:

Cordovilla Mesonero M. Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework. [Internet] [Doctoral dissertation]. Toulouse, ISAE; 2012. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2012ESAE0011.

Council of Science Editors:

Cordovilla Mesonero M. Environnement de développement d’applications multipériodiques sur plateforme multicoeur. : La boîte à outils SchedMCore : Multiperiodic application development environment on multicore architecture. : The SchedMCore framework. [Doctoral Dissertation]. Toulouse, ISAE; 2012. Available from: http://www.theses.fr/2012ESAE0011

7. Fakhfakh, Manel. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.

Degree: Docteur es, Informatique, 2014, Université Pierre et Marie Curie – Paris VI

Les réseaux-sur-puces (NoCs) utilisés dans les architectures multiprocesseurs-sur-puces posent des défis importants aux approches d'ordonnancement temps réel en ligne (dynamique) et hors-ligne (statique). Un NoC… (more)

Subjects/Keywords: Multiprocesseurs-sur-puce (many-coeur); Réseau-sur-puce (NoC); Ordonnancement hors-ligne; Ordonnancement temps réel; Chip-multiprocessor (Many-core); On-chip network (NoC); Off-line scheduling; Real-time scheduling; 004.2

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Fakhfakh, M. (2014). Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066145

Chicago Manual of Style (16th Edition):

Fakhfakh, Manel. “Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 05, 2019. http://www.theses.fr/2014PA066145.

MLA Handbook (7th Edition):

Fakhfakh, Manel. “Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques.” 2014. Web. 05 Dec 2019.

Vancouver:

Fakhfakh M. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2014PA066145.

Council of Science Editors:

Fakhfakh M. Réconcilier performance et prédictibilité sur un many-coeur en utilisant des techniques d'ordonnancement hors-ligne : Reconciling performance and predictability on a noc-based mpsoc using off-line scheduling techniques. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066145

8. Effiong, Charles Emmanuel. Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium.

Degree: Docteur es, Systèmes automatiques et micro-électroniques, 2017, Montpellier

De plus en plus de cœurs sont maintenant intégrés sur une seule puce afin de satisfaire les exigences toujours croissantes des applications en matière de… (more)

Subjects/Keywords: Réseaux de communication intégrés sur silicium; Architectures multicoeurs / multiprocesseurs; Ordonnancement; Allocation de ressources; Efficacité énergétique; Communication networks silicon integrated; Multicore / multiprocessor architectures; Resource allocation; Scheduling; Energy efficiency

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Effiong, C. E. (2017). Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium. (Doctoral Dissertation). Montpellier. Retrieved from http://www.theses.fr/2017MONTS064

Chicago Manual of Style (16th Edition):

Effiong, Charles Emmanuel. “Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium.” 2017. Doctoral Dissertation, Montpellier. Accessed December 05, 2019. http://www.theses.fr/2017MONTS064.

MLA Handbook (7th Edition):

Effiong, Charles Emmanuel. “Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium.” 2017. Web. 05 Dec 2019.

Vancouver:

Effiong CE. Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium. [Internet] [Doctoral dissertation]. Montpellier; 2017. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2017MONTS064.

Council of Science Editors:

Effiong CE. Exploration of multicore systems based on silicon integrated communication networks : Exploration de systèmes multicoeurs basés sur des réseaux de communication intégrés sur silicium. [Doctoral Dissertation]. Montpellier; 2017. Available from: http://www.theses.fr/2017MONTS064

9. Velásquez Vélez, Ricardo Andrés. Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires.

Degree: Docteur es, Informatique, 2013, Rennes 1

Ces dernières années, l'effort de recherche est passé de la microarchitecture du cœur à la microarchitecture de la hiérarchie mémoire. Les modèles précis au cycle… (more)

Subjects/Keywords: Informatique; Ordinateurs; Multiprocesseurs; Simulation par ordinateur; Modèles approximatifs; Modèles comportementaux; Multiprogrammation; Computer Science; Muticore processors; Computer simulation; Approximate models, behavioral models; Multiprogrammed workloads

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Velásquez Vélez, R. A. (2013). Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires. (Doctoral Dissertation). Rennes 1. Retrieved from http://www.theses.fr/2013REN1S100

Chicago Manual of Style (16th Edition):

Velásquez Vélez, Ricardo Andrés. “Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires.” 2013. Doctoral Dissertation, Rennes 1. Accessed December 05, 2019. http://www.theses.fr/2013REN1S100.

MLA Handbook (7th Edition):

Velásquez Vélez, Ricardo Andrés. “Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires.” 2013. Web. 05 Dec 2019.

Vancouver:

Velásquez Vélez RA. Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires. [Internet] [Doctoral dissertation]. Rennes 1; 2013. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2013REN1S100.

Council of Science Editors:

Velásquez Vélez RA. Behavioral Application-dependent superscolor core modeling : Modélisation comportementale dépend de l’application pour cœurs superscalaires. [Doctoral Dissertation]. Rennes 1; 2013. Available from: http://www.theses.fr/2013REN1S100

10. Taj, Muhammad Imran. Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive.

Degree: Docteur es, Electronique, Optronique et Systèmes, 2011, Université Paris-Est

 La Radio Logicielle (SDR : Software Defined Radio) et la Radio Cognitive (CR : Cognitive Radio) deviennent d'un usage courant car elles répondent à plusieurs… (more)

Subjects/Keywords: Radio Logicielle; CR Transceiver multinormes; Système Multiprocesseurs sur Puce; Réseaux de Neurones Artificiels; Prédiction de l'evolution spectrale; SDR waveform; CR Multi-standard Transceiver; MPSoC; Artificial Neural Networks; Spectrum Evolution Prediction

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Taj, M. I. (2011). Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive. (Doctoral Dissertation). Université Paris-Est. Retrieved from http://www.theses.fr/2011PEST1050

Chicago Manual of Style (16th Edition):

Taj, Muhammad Imran. “Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive.” 2011. Doctoral Dissertation, Université Paris-Est. Accessed December 05, 2019. http://www.theses.fr/2011PEST1050.

MLA Handbook (7th Edition):

Taj, Muhammad Imran. “Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive.” 2011. Web. 05 Dec 2019.

Vancouver:

Taj MI. Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive. [Internet] [Doctoral dissertation]. Université Paris-Est; 2011. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2011PEST1050.

Council of Science Editors:

Taj MI. Network on chip based multiprocessor system on chip for wireless software defined cognitive radio : Système multiprocesseur à base de réseau sur puce destiné au traitement de la radio logicielle et la radio cognitive. [Doctoral Dissertation]. Université Paris-Est; 2011. Available from: http://www.theses.fr/2011PEST1050

11. Cheref, Mohamed. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.

Degree: 1995, Université M'Hamed Bougara Boumerdès

115 p. : ill. 30 cm

The present work is concerned with the parallel design and implementation of the multiple scale signal matching (MSSM) [26,38]… (more)

Subjects/Keywords: Algorithms; Computer networks; Algorithmes; Multiprocesseurs; Réseaux d'ordinateurs; Parallel processing (Electronic computers); Parallélisme (informatique); Multiprocessors

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Cheref, M. (1995). Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. (Thesis). Université M'Hamed Bougara Boumerdès. Retrieved from http://dlibrary.univ-boumerdes.dz:8080123456789/1647

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Cheref, Mohamed. “Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.” 1995. Thesis, Université M'Hamed Bougara Boumerdès. Accessed December 05, 2019. http://dlibrary.univ-boumerdes.dz:8080123456789/1647.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Cheref, Mohamed. “Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.” 1995. Web. 05 Dec 2019.

Vancouver:

Cheref M. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. [Internet] [Thesis]. Université M'Hamed Bougara Boumerdès; 1995. [cited 2019 Dec 05]. Available from: http://dlibrary.univ-boumerdes.dz:8080123456789/1647.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Cheref M. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. [Thesis]. Université M'Hamed Bougara Boumerdès; 1995. Available from: http://dlibrary.univ-boumerdes.dz:8080123456789/1647

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

12. Cheref, Mohamed. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.

Degree: 1995, Université M'Hamed Bougara Boumerdès

115 p. ; ill. 30 cm

The present work is concerned with the parallel design and implementation of the multiple scale signal matching (MSSM) [26,38]… (more)

Subjects/Keywords: Algorithms; Computer networks; Algorithmes; Multiprocesseurs; Réseaux d'ordinateurs; Parallel processing (Electronic computers); Parallélisme (informatique); Multiprocessors

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Cheref, M. (1995). Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. (Thesis). Université M'Hamed Bougara Boumerdès. Retrieved from http://dlibrary.univ-boumerdes.dz:8080/jspui/handle/123456789/1084

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Cheref, Mohamed. “Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.” 1995. Thesis, Université M'Hamed Bougara Boumerdès. Accessed December 05, 2019. http://dlibrary.univ-boumerdes.dz:8080/jspui/handle/123456789/1084.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Cheref, Mohamed. “Task partition based parallel design and implementation of the MSSM algorithm on network of transputers.” 1995. Web. 05 Dec 2019.

Vancouver:

Cheref M. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. [Internet] [Thesis]. Université M'Hamed Bougara Boumerdès; 1995. [cited 2019 Dec 05]. Available from: http://dlibrary.univ-boumerdes.dz:8080/jspui/handle/123456789/1084.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Cheref M. Task partition based parallel design and implementation of the MSSM algorithm on network of transputers. [Thesis]. Université M'Hamed Bougara Boumerdès; 1995. Available from: http://dlibrary.univ-boumerdes.dz:8080/jspui/handle/123456789/1084

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Université de Montréal

13. Deldicque, Martin. Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions .

Degree: 2014, Université de Montréal

 La lithographie et la loi de Moore ont permis des avancées extraordinaires dans la fabrication des circuits intégrés. De nos jours, plusieurs systèmes très complexes… (more)

Subjects/Keywords: Recherche opérationnelle; Affectation quadratique; Recherche avec tabous; Architecture de multiprocesseurs; Dégagement de chaleur; Positionnement d’éléments; Choix des bus; Operations research; Quadratic assignment; Taboo search; Architecture of multiprocessors; Heat dissipation; Assignment of elements; Choosing bus

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Deldicque, M. (2014). Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions . (Thesis). Université de Montréal. Retrieved from http://hdl.handle.net/1866/11141

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Deldicque, Martin. “Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions .” 2014. Thesis, Université de Montréal. Accessed December 05, 2019. http://hdl.handle.net/1866/11141.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Deldicque, Martin. “Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions .” 2014. Web. 05 Dec 2019.

Vancouver:

Deldicque M. Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions . [Internet] [Thesis]. Université de Montréal; 2014. [cited 2019 Dec 05]. Available from: http://hdl.handle.net/1866/11141.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Deldicque M. Affectation de composantes basée sur des contraintes énergétiques dans une architecture multiprocesseurs en trois dimensions . [Thesis]. Université de Montréal; 2014. Available from: http://hdl.handle.net/1866/11141

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Université de Grenoble

14. An, Xin. High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs.

Degree: Docteur es, Informatique, 2013, Université de Grenoble

 La conception de systèmes embarqués modernes est de plus en plus complexe, car plus de fonctionnalités sont intégrées dans ces systèmes. En même temps, afin… (more)

Subjects/Keywords: Systèmes sur Puce Multiprocesseurs Adaptatifs; Approche synchrone; Synthèse de contrôleurs discrets; Exploration de l'espace de conception; Conception et validation formelle; Adaptive Multiprocessor System-on-Chips; Synchronous approach; Discrete controller syntheis; Design space exploration; Formal design and validation; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

An, X. (2013). High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENM023

Chicago Manual of Style (16th Edition):

An, Xin. “High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed December 05, 2019. http://www.theses.fr/2013GRENM023.

MLA Handbook (7th Edition):

An, Xin. “High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs.” 2013. Web. 05 Dec 2019.

Vancouver:

An X. High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2013GRENM023.

Council of Science Editors:

An X. High level design and control of adaptive multiprocessor system-on-chips : Conception et contrôle de haut niveau pour les systèmes sur puce multiprocesseurs adaptatifs. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENM023

15. Abadi, Mehdi. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.

Degree: Docteur es, Systèmes électroniques, 2018, Université de Lorraine; Université du Centre (Sousse, Tunisie)

Depuis son introduction en 1982, la carte auto-organisatrice de Kohonen (Self-Organizing Map : SOM) a prouvé ses capacités de classification et visualisation des données multidimensionnelles… (more)

Subjects/Keywords: Réseau de neurones artificiels (RNA); Carte auto-organisatrice (SOM); Réseau sur puce (NoC); Multiprocesseurs système sur puce (MPSoC); Architecture auto-adaptable; Réseau de neurones évolutif; Artificial neural network (ANN); Self-Organizing Maps (SOM); Network-on-Chip (NoC); Multiprocessor system-on-chip (MPSoC); Self-adaptive architecture; Evolving Artificial Neural Networks; 621.381 5; 006.32

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Abadi, M. (2018). Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. (Doctoral Dissertation). Université de Lorraine; Université du Centre (Sousse, Tunisie). Retrieved from http://www.theses.fr/2018LORR0068

Chicago Manual of Style (16th Edition):

Abadi, Mehdi. “Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.” 2018. Doctoral Dissertation, Université de Lorraine; Université du Centre (Sousse, Tunisie). Accessed December 05, 2019. http://www.theses.fr/2018LORR0068.

MLA Handbook (7th Edition):

Abadi, Mehdi. “Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip.” 2018. Web. 05 Dec 2019.

Vancouver:

Abadi M. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. [Internet] [Doctoral dissertation]. Université de Lorraine; Université du Centre (Sousse, Tunisie); 2018. [cited 2019 Dec 05]. Available from: http://www.theses.fr/2018LORR0068.

Council of Science Editors:

Abadi M. Réalisation d'un réseau de neurones "SOM" sur une architecture matérielle adaptable et extensible à base de réseaux sur puce "NoC" : Neural Network Implementation on an Adaptable and Scalable Hardware Architecture based-on Network-on-Chip. [Doctoral Dissertation]. Université de Lorraine; Université du Centre (Sousse, Tunisie); 2018. Available from: http://www.theses.fr/2018LORR0068

.