Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

You searched for subject:(Multicore controllers). One record found.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters


Université de Lorraine

1. Monot, Aurélien. Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar.

Degree: Docteur es, Informatique, 2012, Université de Lorraine

Les systèmes électroniques embarqués dans les véhicules ont une complexité sans cesse croissante. Cependant, il est crucial d'en maîtriser le comportement temporel afin de garantir la sécurité ainsi que le confort des passagers. La vérification des contraintes temporelles de bout-en-bout est donc un enjeu majeur lors de la conception d'un véhicule. Dans le contexte de l'architecture logicielle AUTOSAR standard dans les véhicules, nous décomposons la vérification d'une contrainte de bout-en-bout en sous-problèmes d'ordonnancement sur les calculateurs et sur les réseaux de communication que nous traitons ensuite séparément. Dans un premier temps, nous présentons une approche permettant d'améliorer l'utilisation des calculateurs exécutant un grand nombre de composants logiciels, compatible avec l'introduction progressive des plateformes multi-coeurs. Nous décrivons des algorithmes rapides et efficaces pour lisser la charge périodique sur les calculateurs multi-coeurs en adaptant puis en améliorant une approche existant pour les bus CAN. Nous donnons également des résultats théoriques sur l'efficacité des algorithmes dans certains cas particuliers. Enfin, nous décrivons les possibilités d'utilisation de ces algorithmes en fonction des autres tâches exécutées sur le calculateur. La suite des travaux est consacrée à l'étude des distributions de temps de réponse des messages transmis sur les bus CAN. Dans un premier temps nous présentons une approche de simulation basée sur la modélisation des dérives d'horloges des calculateurs communicant sur le réseau. Nous montrons que nous obtenons des distributions de temps de réponse similaires en réalisant une longue simulation avec des dérives d'horloge ou en faisant un grand nombre de courtes simulations sans dérives d'horloge. Nous présentons enfin une technique analytique pour évaluer les distributions de temps de réponse des trames CAN. Nous présentons différents paramètres d'approximation permettant de réduire le nombre très important de calculs à effectuer en limitant la perte de précision. Enfin, nous comparons expérimentalement les résultats obtenus par analyse et simulation et décrivons les avantages et inconvénients respectifs de ces approches

The complexity of electronic embedded systems in cars is continuously growing. Hence, mastering the temporal behavior of such systems is paramount in order to ensure the safety and comfort of the passengers. As a consequence, the verification of end-to-end real-time constraints is a major challenge during the design phase of a car. The AUTOSAR software architecture drives us to address the verification of end-to-end real-time constraints as two independent scheduling problems respectively for electronic control units and communication buses. First, we introduce an approach, which optimizes the utilization of controllers scheduling numerous software components that is compatible with the upcoming multicore architectures. We describe fast and efficient algorithms in order to balance the periodic load over time on multicore…

Advisors/Committee Members: Simonot-Lion, Françoise (thesis director), Navet, Nicolas (thesis director).

Subjects/Keywords: Systèmes temps-réel; Électronique embarquée; Autosar; Ordonnancement; Calculateurs multi-coeurs; Réseaux CAN; Offsets; Lissage de charge; Distribution de temps de réponse; Dérive d'horloge; Real-time embedded systems; Autosar; Scheduling; Multicore controllers; CAN network; Offsets; Load balancing; Response time distribution; Clock drift; 004.33; 629.89

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Monot, A. (2012). Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar. (Doctoral Dissertation). Université de Lorraine. Retrieved from http://www.theses.fr/2012LORR0384

Chicago Manual of Style (16th Edition):

Monot, Aurélien. “Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar.” 2012. Doctoral Dissertation, Université de Lorraine. Accessed October 18, 2019. http://www.theses.fr/2012LORR0384.

MLA Handbook (7th Edition):

Monot, Aurélien. “Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar.” 2012. Web. 18 Oct 2019.

Vancouver:

Monot A. Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar. [Internet] [Doctoral dissertation]. Université de Lorraine; 2012. [cited 2019 Oct 18]. Available from: http://www.theses.fr/2012LORR0384.

Council of Science Editors:

Monot A. Vérification des contraintes temporelles de bout-en-bout dans le contexte AutoSar : Verification of end-to-end real-time constraints in the context of AutoSar. [Doctoral Dissertation]. Université de Lorraine; 2012. Available from: http://www.theses.fr/2012LORR0384

.