Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(MPSoC). Showing records 1 – 30 of 79 total matches.

[1] [2] [3]

Search Limiters

Last 2 Years | English Only

Levels

Languages

▼ Search Limiters


Delft University of Technology

1. Benjaminsen, R.E. Low Power Evaluation for Arbitration and MPSoC:.

Degree: 2010, Delft University of Technology

 This thesis presents a power analysis for various arbitration schemes. We chose variations on the round-robin and time-division multiplexing schemes as our arbiter configurations. The… (more)

Subjects/Keywords: low power; arbitration; mpsoc

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Benjaminsen, R. E. (2010). Low Power Evaluation for Arbitration and MPSoC:. (Masters Thesis). Delft University of Technology. Retrieved from http://resolver.tudelft.nl/uuid:32f5e7d4-54b5-4fc1-9c46-9da21d17f0d4

Chicago Manual of Style (16th Edition):

Benjaminsen, R E. “Low Power Evaluation for Arbitration and MPSoC:.” 2010. Masters Thesis, Delft University of Technology. Accessed January 19, 2020. http://resolver.tudelft.nl/uuid:32f5e7d4-54b5-4fc1-9c46-9da21d17f0d4.

MLA Handbook (7th Edition):

Benjaminsen, R E. “Low Power Evaluation for Arbitration and MPSoC:.” 2010. Web. 19 Jan 2020.

Vancouver:

Benjaminsen RE. Low Power Evaluation for Arbitration and MPSoC:. [Internet] [Masters thesis]. Delft University of Technology; 2010. [cited 2020 Jan 19]. Available from: http://resolver.tudelft.nl/uuid:32f5e7d4-54b5-4fc1-9c46-9da21d17f0d4.

Council of Science Editors:

Benjaminsen RE. Low Power Evaluation for Arbitration and MPSoC:. [Masters Thesis]. Delft University of Technology; 2010. Available from: http://resolver.tudelft.nl/uuid:32f5e7d4-54b5-4fc1-9c46-9da21d17f0d4


University of New South Wales

2. Doan, Hong Chinh. Heterogeneous multiprocessor pipeline design for H.264 video encoder.

Degree: Computer Science & Engineering, 2014, University of New South Wales

 MultiProcessor System on Chip (MPSoC) architecture has been widely researched for the implementation of video coding applications due to its ability to process data in… (more)

Subjects/Keywords: ASIP; MPSoC; H.264

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Doan, H. C. (2014). Heterogeneous multiprocessor pipeline design for H.264 video encoder. (Masters Thesis). University of New South Wales. Retrieved from http://handle.unsw.edu.au/1959.4/53750 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:12445/SOURCE02?view=true

Chicago Manual of Style (16th Edition):

Doan, Hong Chinh. “Heterogeneous multiprocessor pipeline design for H.264 video encoder.” 2014. Masters Thesis, University of New South Wales. Accessed January 19, 2020. http://handle.unsw.edu.au/1959.4/53750 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:12445/SOURCE02?view=true.

MLA Handbook (7th Edition):

Doan, Hong Chinh. “Heterogeneous multiprocessor pipeline design for H.264 video encoder.” 2014. Web. 19 Jan 2020.

Vancouver:

Doan HC. Heterogeneous multiprocessor pipeline design for H.264 video encoder. [Internet] [Masters thesis]. University of New South Wales; 2014. [cited 2020 Jan 19]. Available from: http://handle.unsw.edu.au/1959.4/53750 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:12445/SOURCE02?view=true.

Council of Science Editors:

Doan HC. Heterogeneous multiprocessor pipeline design for H.264 video encoder. [Masters Thesis]. University of New South Wales; 2014. Available from: http://handle.unsw.edu.au/1959.4/53750 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:12445/SOURCE02?view=true


Université de Grenoble

3. Hedde, Damien. Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping.

Degree: Docteur es, Informatique, 2013, Université de Grenoble

La vérification de la consistance mémoire (VCM) consiste à vérifier que l'exécution d'un programme par une plate-forme matérielle s'est déroulée conformément à un modèle de… (more)

Subjects/Keywords: Prototypage virtuel; MPSoC; Consistance mémoire; Virtual prototyping; MPSoC; Memory consistency; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hedde, D. (2013). Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENM079

Chicago Manual of Style (16th Edition):

Hedde, Damien. “Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2013GRENM079.

MLA Handbook (7th Edition):

Hedde, Damien. “Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping.” 2013. Web. 19 Jan 2020.

Vancouver:

Hedde D. Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2013GRENM079.

Council of Science Editors:

Hedde D. Analyse de la consistance mémoire dans les MPSoCs à l'aide du prototypage virtuel : Analysis of memory consistency in MPSoCs using virtual prototyping. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENM079


Université Montpellier II

4. Busseuil, Rémi. Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators.

Degree: Docteur es, SYAM - Systèmes Automatiques et Microélectroniques, 2012, Université Montpellier II

Bien que le développement actuel d'accélérateurs se concentre principalement sur la création de puces Multiprocesseurs (MPSoC) hétérogènes, c'est-à-dire composés de processeurs spécialisées, de nombreux acteurs… (more)

Subjects/Keywords: Cohérence de cache; Mémoire Distribuée; MPSoC; Cache coherency; Distributed memory; MPSoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Busseuil, R. (2012). Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators. (Doctoral Dissertation). Université Montpellier II. Retrieved from http://www.theses.fr/2012MON20218

Chicago Manual of Style (16th Edition):

Busseuil, Rémi. “Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators.” 2012. Doctoral Dissertation, Université Montpellier II. Accessed January 19, 2020. http://www.theses.fr/2012MON20218.

MLA Handbook (7th Edition):

Busseuil, Rémi. “Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators.” 2012. Web. 19 Jan 2020.

Vancouver:

Busseuil R. Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators. [Internet] [Doctoral dissertation]. Université Montpellier II; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012MON20218.

Council of Science Editors:

Busseuil R. Exploration d'architecture d'accélérateurs à mémoire distribuée : Design space exploration of distributed-memory accelerators. [Doctoral Dissertation]. Université Montpellier II; 2012. Available from: http://www.theses.fr/2012MON20218

5. Dammak Masmoudi, Bouthaina. Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip.

Degree: Docteur es, Informatique, 2015, Valenciennes; École nationale d'Ingénieurs de Sfax (Tunisie)

Les travaux présentés dans cette thèse visent le développement d'une méthodologie capable d’estimer rapidement les performances d’une architecture MPSoC avec des instructions spécialisées. Pour ces… (more)

Subjects/Keywords: Architecture MPSoC; Accélérateurs hardwares; Fpga; MPSoC Architecture; Hardware accelerators; Fpga

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Dammak Masmoudi, B. (2015). Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip. (Doctoral Dissertation). Valenciennes; École nationale d'Ingénieurs de Sfax (Tunisie). Retrieved from http://www.theses.fr/2015VALE0028

Chicago Manual of Style (16th Edition):

Dammak Masmoudi, Bouthaina. “Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip.” 2015. Doctoral Dissertation, Valenciennes; École nationale d'Ingénieurs de Sfax (Tunisie). Accessed January 19, 2020. http://www.theses.fr/2015VALE0028.

MLA Handbook (7th Edition):

Dammak Masmoudi, Bouthaina. “Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip.” 2015. Web. 19 Jan 2020.

Vancouver:

Dammak Masmoudi B. Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip. [Internet] [Doctoral dissertation]. Valenciennes; École nationale d'Ingénieurs de Sfax (Tunisie); 2015. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2015VALE0028.

Council of Science Editors:

Dammak Masmoudi B. Optimisation des performances et de la complexité dans les architectures multiprocesseurs hétérogènes sur puce : Performance and complexity optimization in heterogeneous multiprocessors system on chip. [Doctoral Dissertation]. Valenciennes; École nationale d'Ingénieurs de Sfax (Tunisie); 2015. Available from: http://www.theses.fr/2015VALE0028

6. FARIAS, Max Santana Rolemberg. Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC .

Degree: 2014, Universidade Federal de Pernambuco

 O crescente número de tarefas em execução em plataformas Multiprocessor Systemson- Chips (MPSoC) exige mais e mais processadores e as plataformas MPSoC que utilizam o… (more)

Subjects/Keywords: Network on Chip; MPSoC; Mapeamento de Tarefas

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

FARIAS, M. S. R. (2014). Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC . (Thesis). Universidade Federal de Pernambuco. Retrieved from http://repositorio.ufpe.br/handle/123456789/12432

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

FARIAS, Max Santana Rolemberg. “Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC .” 2014. Thesis, Universidade Federal de Pernambuco. Accessed January 19, 2020. http://repositorio.ufpe.br/handle/123456789/12432.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

FARIAS, Max Santana Rolemberg. “Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC .” 2014. Web. 19 Jan 2020.

Vancouver:

FARIAS MSR. Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC . [Internet] [Thesis]. Universidade Federal de Pernambuco; 2014. [cited 2020 Jan 19]. Available from: http://repositorio.ufpe.br/handle/123456789/12432.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

FARIAS MSR. Uma abordagem meta-heurística para o mapeamento de tarefas em uma plataforma MPSoC baseada em NoC . [Thesis]. Universidade Federal de Pernambuco; 2014. Available from: http://repositorio.ufpe.br/handle/123456789/12432

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


University of New South Wales

7. Abd Ishak, Suhaimi. Energy-Aware Task Scheduling for MPSoC-based Embedded Systems.

Degree: Computer Science & Engineering, 2018, University of New South Wales

 Energy reduction is a critical factor in designing embedded systems. One technique to reduce the total energy consumption of the systems is Dynamic Voltage and… (more)

Subjects/Keywords: NoC; Embedded Systems; MPSoC; Task Scheduling; Energy

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Abd Ishak, S. (2018). Energy-Aware Task Scheduling for MPSoC-based Embedded Systems. (Doctoral Dissertation). University of New South Wales. Retrieved from http://handle.unsw.edu.au/1959.4/60284 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:51666/SOURCE2?view=true

Chicago Manual of Style (16th Edition):

Abd Ishak, Suhaimi. “Energy-Aware Task Scheduling for MPSoC-based Embedded Systems.” 2018. Doctoral Dissertation, University of New South Wales. Accessed January 19, 2020. http://handle.unsw.edu.au/1959.4/60284 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:51666/SOURCE2?view=true.

MLA Handbook (7th Edition):

Abd Ishak, Suhaimi. “Energy-Aware Task Scheduling for MPSoC-based Embedded Systems.” 2018. Web. 19 Jan 2020.

Vancouver:

Abd Ishak S. Energy-Aware Task Scheduling for MPSoC-based Embedded Systems. [Internet] [Doctoral dissertation]. University of New South Wales; 2018. [cited 2020 Jan 19]. Available from: http://handle.unsw.edu.au/1959.4/60284 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:51666/SOURCE2?view=true.

Council of Science Editors:

Abd Ishak S. Energy-Aware Task Scheduling for MPSoC-based Embedded Systems. [Doctoral Dissertation]. University of New South Wales; 2018. Available from: http://handle.unsw.edu.au/1959.4/60284 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:51666/SOURCE2?view=true


University of New South Wales

8. Zhang, Xi. Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems.

Degree: Computer Science & Engineering, 2015, University of New South Wales

 Multi-processor-system-on-chips (MPSoCs) with different numbers of cores have become increasingly popular in embedded systems. One of the main challenges in MPSoC systems is the exponentially… (more)

Subjects/Keywords: DRMA; Homogeneous MPSoCs; MPSoC system; ADAPT

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Zhang, X. (2015). Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems. (Doctoral Dissertation). University of New South Wales. Retrieved from http://handle.unsw.edu.au/1959.4/55127 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:36580/SOURCE02?view=true

Chicago Manual of Style (16th Edition):

Zhang, Xi. “Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems.” 2015. Doctoral Dissertation, University of New South Wales. Accessed January 19, 2020. http://handle.unsw.edu.au/1959.4/55127 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:36580/SOURCE02?view=true.

MLA Handbook (7th Edition):

Zhang, Xi. “Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems.” 2015. Web. 19 Jan 2020.

Vancouver:

Zhang X. Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems. [Internet] [Doctoral dissertation]. University of New South Wales; 2015. [cited 2020 Jan 19]. Available from: http://handle.unsw.edu.au/1959.4/55127 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:36580/SOURCE02?view=true.

Council of Science Editors:

Zhang X. Run-Time Reconfiguration of Homogeneous MPSoCs for use in Embedded Systems. [Doctoral Dissertation]. University of New South Wales; 2015. Available from: http://handle.unsw.edu.au/1959.4/55127 ; https://unsworks.unsw.edu.au/fapi/datastream/unsworks:36580/SOURCE02?view=true


Université de Grenoble

9. Lomüller, Victor. Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation.

Degree: Docteur es, Informatique, 2014, Université de Grenoble

La compilation est une étape indispensable dans la création d'applications performantes.Cette étape autorise l'utilisation de langages de haut niveau et indépendants de la cible tout… (more)

Subjects/Keywords: Génération de code; Compilation; MPSoC; Compilation dynamique; Code generation; Compilation; MPSoC; Dynamic compilation; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lomüller, V. (2014). Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2014GRENM050

Chicago Manual of Style (16th Edition):

Lomüller, Victor. “Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation.” 2014. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2014GRENM050.

MLA Handbook (7th Edition):

Lomüller, Victor. “Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation.” 2014. Web. 19 Jan 2020.

Vancouver:

Lomüller V. Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation. [Internet] [Doctoral dissertation]. Université de Grenoble; 2014. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2014GRENM050.

Council of Science Editors:

Lomüller V. Générateur de code multi-temps et optimisation de code multi-objectifs : Multi-time code generation and multi-objective code optimisation. [Doctoral Dissertation]. Université de Grenoble; 2014. Available from: http://www.theses.fr/2014GRENM050

10. Pinto, Marcos Cunha. Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs.

Degree: Docteur es, Informatique, 2016, Grenoble Alpes

 La complexité croissante des systèmes multiprocesseurs sur puce (MPSoC) rend la vie plus difficile aux ingénieurs à cause des bugs et des inefficacités qui peuvent… (more)

Subjects/Keywords: Multiprocesseur; MPSoC; Trace; Analyse; Ordre; Débogage; Multiprocessor; MPSoC; Trace; Analysis; Order; Debug; 621

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Pinto, M. C. (2016). Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs. (Doctoral Dissertation). Grenoble Alpes. Retrieved from http://www.theses.fr/2016GREAM003

Chicago Manual of Style (16th Edition):

Pinto, Marcos Cunha. “Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs.” 2016. Doctoral Dissertation, Grenoble Alpes. Accessed January 19, 2020. http://www.theses.fr/2016GREAM003.

MLA Handbook (7th Edition):

Pinto, Marcos Cunha. “Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs.” 2016. Web. 19 Jan 2020.

Vancouver:

Pinto MC. Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs. [Internet] [Doctoral dissertation]. Grenoble Alpes; 2016. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2016GREAM003.

Council of Science Editors:

Pinto MC. Définition et utilisation de traces issues de plateformes virtuelles pour le débogage des MPSoCs : Defining and using virtual platforms traces captured for debugging MPSoCs. [Doctoral Dissertation]. Grenoble Alpes; 2016. Available from: http://www.theses.fr/2016GREAM003


Université Montpellier II

11. Marchesan Almeida, Gabriel. Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils.

Degree: Docteur es, SYAM - Systèmes Automatiques et Microélectroniques, 2011, Université Montpellier II

Les systèmes multiprocesseurs sur puce (MPSoC) offrent des performances supérieures tout en conservant la flexibilité et la réutilisabilité grâce à la customisation du logiciel embarqué.… (more)

Subjects/Keywords: MPSoC; Architectures homogènes; NoC; Rtos; Adaptable; Vhdl; MPSoC; Homogeneous; NoC; Rtos; Adaptive; Vhdl

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Marchesan Almeida, G. (2011). Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils. (Doctoral Dissertation). Université Montpellier II. Retrieved from http://www.theses.fr/2011MON20154

Chicago Manual of Style (16th Edition):

Marchesan Almeida, Gabriel. “Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils.” 2011. Doctoral Dissertation, Université Montpellier II. Accessed January 19, 2020. http://www.theses.fr/2011MON20154.

MLA Handbook (7th Edition):

Marchesan Almeida, Gabriel. “Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils.” 2011. Web. 19 Jan 2020.

Vancouver:

Marchesan Almeida G. Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils. [Internet] [Doctoral dissertation]. Université Montpellier II; 2011. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2011MON20154.

Council of Science Editors:

Marchesan Almeida G. Adaptive mpsoc architectures : principLes, methods and tools : Architectures multi-processeurs adaptatives : principes, méthodes et outils. [Doctoral Dissertation]. Université Montpellier II; 2011. Available from: http://www.theses.fr/2011MON20154


Université de Grenoble

12. Lagraa, Sofiane. New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données.

Degree: Docteur es, Informatique, 2014, Université de Grenoble

La miniaturisation des composants électroniques a conduit à l'introduction de systèmes électroniques complexes qui sont intégrés sur une seule puce avec multiprocesseurs, dits Multi-Processor System-on-Chip… (more)

Subjects/Keywords: MPSoC; Profilage; Fouille de données; Programe Parallèle; MPSoC; Profiling; Data mining; Parallel program; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lagraa, S. (2014). New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2014GRENM026

Chicago Manual of Style (16th Edition):

Lagraa, Sofiane. “New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données.” 2014. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2014GRENM026.

MLA Handbook (7th Edition):

Lagraa, Sofiane. “New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données.” 2014. Web. 19 Jan 2020.

Vancouver:

Lagraa S. New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données. [Internet] [Doctoral dissertation]. Université de Grenoble; 2014. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2014GRENM026.

Council of Science Editors:

Lagraa S. New MP-SoC profiling tools based on data mining techniques : Nouveaux outils de profilage de MP-SoC basés sur des techniques de fouille de données. [Doctoral Dissertation]. Université de Grenoble; 2014. Available from: http://www.theses.fr/2014GRENM026


Université Montpellier II

13. Jalier, Camille. Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design.

Degree: Docteur es, génie électrique, électronique, photonique et systèmes, 2010, Université Montpellier II

Les travaux de thèse s'intéressent à la problématique de contrôle et de communication dans le domaine de la conception des systèmes numériques embarqués pour les… (more)

Subjects/Keywords: MPSOC; 4G; LTE; multiprocesseur; NOC; DSP; MPSOC; 4G; LTE; multiprocessor; NOC; DSP

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Jalier, C. (2010). Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design. (Doctoral Dissertation). Université Montpellier II. Retrieved from http://www.theses.fr/2010MON20033

Chicago Manual of Style (16th Edition):

Jalier, Camille. “Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design.” 2010. Doctoral Dissertation, Université Montpellier II. Accessed January 19, 2020. http://www.theses.fr/2010MON20033.

MLA Handbook (7th Edition):

Jalier, Camille. “Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design.” 2010. Web. 19 Jan 2020.

Vancouver:

Jalier C. Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design. [Internet] [Doctoral dissertation]. Université Montpellier II; 2010. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2010MON20033.

Council of Science Editors:

Jalier C. Communication et contrôle dans les architectures homogènes de circuits pour télécommunications : Communication and Control in homogeneous architectures for telecommunication design. [Doctoral Dissertation]. Université Montpellier II; 2010. Available from: http://www.theses.fr/2010MON20033

14. Tan, Junyan. Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging.

Degree: Docteur es, Microélectronique, 2012, Saint-Etienne

Les architectures multiprocesseur sur puce (MPSoC) basées sur les réseaux sur puce (NoC) constituent une des solutions les plus appropriées pour les applications embarquées temps… (more)

Subjects/Keywords: FPGA; MPSoC; Imagerie spectrale; Traitement du signal; FPGA; MPSoC; Spectral imaging; Signal processing

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Tan, J. (2012). Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging. (Doctoral Dissertation). Saint-Etienne. Retrieved from http://www.theses.fr/2012STET4028

Chicago Manual of Style (16th Edition):

Tan, Junyan. “Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging.” 2012. Doctoral Dissertation, Saint-Etienne. Accessed January 19, 2020. http://www.theses.fr/2012STET4028.

MLA Handbook (7th Edition):

Tan, Junyan. “Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging.” 2012. Web. 19 Jan 2020.

Vancouver:

Tan J. Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging. [Internet] [Doctoral dissertation]. Saint-Etienne; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012STET4028.

Council of Science Editors:

Tan J. Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale : Exploration of generic architectures on FPGA for algorithms of multispectral imaging. [Doctoral Dissertation]. Saint-Etienne; 2012. Available from: http://www.theses.fr/2012STET4028


Université de Grenoble

15. Bizot, Gilles. Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures.

Degree: Docteur es, Sciences et technologie industrielles, 2012, Université de Grenoble

Les variabilités du processus de fabrication des technologies avancées (typ. < 32nm) sont de plus en plus difficile à maîtriser. Elles impactent plus sévèrement la… (more)

Subjects/Keywords: MPSoC; Faible consommation; Ordonnancement; Variabilité; Tolérance aux fautes; NoC; MPSoC; Low power; Scheduling; Variability; Fault tolerance; NoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bizot, G. (2012). Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2012GRENT062

Chicago Manual of Style (16th Edition):

Bizot, Gilles. “Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures.” 2012. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2012GRENT062.

MLA Handbook (7th Edition):

Bizot, Gilles. “Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures.” 2012. Web. 19 Jan 2020.

Vancouver:

Bizot G. Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures. [Internet] [Doctoral dissertation]. Université de Grenoble; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012GRENT062.

Council of Science Editors:

Bizot G. Gestion de l'activité et de la consommation dans les architectures multi-coeurs massivement parallèles : Activity and Power Management in Massively Parallel Multi-core Architectures. [Doctoral Dissertation]. Université de Grenoble; 2012. Available from: http://www.theses.fr/2012GRENT062


Université de Grenoble

16. Jabbar, Mohamad. Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip.

Degree: Docteur es, Sciences et technologie industrielles, 2013, Université de Grenoble

Dans cette thèse, nous étudions les architectures 3D NoC grâce à des implémentations de conception physiques en utilisant la technologie 3D réel mis en oeuvre… (more)

Subjects/Keywords: 3D IC; Exploration; MPSoC; NoC; Mise en oeuvre de conception physique; 3D IC; Exploration; MPSoC; NoC; Physical Design

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Jabbar, M. (2013). Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENT006

Chicago Manual of Style (16th Edition):

Jabbar, Mohamad. “Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2013GRENT006.

MLA Handbook (7th Edition):

Jabbar, Mohamad. “Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip.” 2013. Web. 19 Jan 2020.

Vancouver:

Jabbar M. Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2013GRENT006.

Council of Science Editors:

Jabbar M. Méthodologies de conception ASIC pour des systèmes sur puce 3D hétérogènes à base de réseaux sur puce 3D : ASIC Design Methodologies for 3D NOC Based 3D Heterogeneous Multiprocessor on Chip. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENT006


Université de Grenoble

17. Hamayun, Mian Muhammad. Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization.

Degree: Docteur es, Informatique, 2013, Université de Grenoble

L'intégration de plusieurs processeurs hétérogènes en un seul système sur puce (SoC) est une tendance claire dans les systèmes embarqués. La conception et la vérification… (more)

Subjects/Keywords: MPSoC; Simulation Natif; Estimation de Performance; Tlm; Vliw; Hav; MPSoC; Native Simulation; Performance Estimation; Tlm; Vliw

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hamayun, M. M. (2013). Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENM060

Chicago Manual of Style (16th Edition):

Hamayun, Mian Muhammad. “Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2013GRENM060.

MLA Handbook (7th Edition):

Hamayun, Mian Muhammad. “Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization.” 2013. Web. 19 Jan 2020.

Vancouver:

Hamayun MM. Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2013GRENM060.

Council of Science Editors:

Hamayun MM. Simulation Native des Systèmes Multiprocesseurs sur Puce à l'aide de la Virtualisation Assistée par le Matériel : Native Simulation of Multiprocessor System-on-Chip using Hardware-Assisted Virtualization. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENM060


Université de Grenoble

18. Kempf, Jean-Francois. On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs.

Degree: Docteur es, Informatique, 2012, Université de Grenoble

La complexité croissante des systèmes embarqués nécessite des formalismes de modélisation qui peuvent être simulés et analysés pour explorer l'espace des alternatives de conception. Cette… (more)

Subjects/Keywords: Analyse de performances; Mpsoc; Automates temporisés; Optimisation; Simulation stochastique; Ordonnancement; Performance analysis; Mpsoc; Timed automaton; Optimization; Stochastic simulation; Scheduling; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Kempf, J. (2012). On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2012GRENM110

Chicago Manual of Style (16th Edition):

Kempf, Jean-Francois. “On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs.” 2012. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2012GRENM110.

MLA Handbook (7th Edition):

Kempf, Jean-Francois. “On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs.” 2012. Web. 19 Jan 2020.

Vancouver:

Kempf J. On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs. [Internet] [Doctoral dissertation]. Université de Grenoble; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012GRENM110.

Council of Science Editors:

Kempf J. On computer-aided design-space exploration for multi-cores : Exploration de l'espace de design assistée par ordinateur pour les systèmes multi-coeurs. [Doctoral Dissertation]. Université de Grenoble; 2012. Available from: http://www.theses.fr/2012GRENM110

19. Bechara, Charly. Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués.

Degree: Docteur es, Informatique, 2011, Université Paris-Sud – Paris XI

Les systèmes embarqués sont de plus en plus complexes et requièrent des besoins en puissance de calcul toujours plus importants. Ils doivent être capables de… (more)

Subjects/Keywords: Multicoeur; MPSoC; Processeurs multitâches; Systèmes embarqués; Applications dynamiques; Simulation; Multicore; MPSoC; Multithreaded processors; Embedded systems; Dynamic applications; Simulation

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bechara, C. (2011). Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués. (Doctoral Dissertation). Université Paris-Sud – Paris XI. Retrieved from http://www.theses.fr/2011PA112283

Chicago Manual of Style (16th Edition):

Bechara, Charly. “Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués.” 2011. Doctoral Dissertation, Université Paris-Sud – Paris XI. Accessed January 19, 2020. http://www.theses.fr/2011PA112283.

MLA Handbook (7th Edition):

Bechara, Charly. “Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués.” 2011. Web. 19 Jan 2020.

Vancouver:

Bechara C. Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués. [Internet] [Doctoral dissertation]. Université Paris-Sud – Paris XI; 2011. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2011PA112283.

Council of Science Editors:

Bechara C. Study and design of a manycore architecture with multithreaded processors for dynamic embedded applications : Etude et mise en œuvre d’une architecture multiprocesseur constituée de ressources de calculs multitâches pour les systèmes embarqués. [Doctoral Dissertation]. Université Paris-Sud – Paris XI; 2011. Available from: http://www.theses.fr/2011PA112283

20. Najem, Mohamad. Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip.

Degree: Docteur es, SYAM - Systèmes Automatiques et Micro-Électroniques, 2015, Montpellier

La miniaturisation des technologies de semi-conducteurs a permis en quelques décennies de concevoir des systèmes toujours plus complexes, comprenant aujourd'hui plusieurs milliards de transistors sur un même substrat de silicium. Cette… (more)

Subjects/Keywords: Architecture; Auto-Adaptatives; MPSoC; Fouille de donnée; Surveillance; Puissance; Architecture; Self-Adaptative; MPSoC; Data mining; Monitoring; Power

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Najem, M. (2015). Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip. (Doctoral Dissertation). Montpellier. Retrieved from http://www.theses.fr/2015MONTS154

Chicago Manual of Style (16th Edition):

Najem, Mohamad. “Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip.” 2015. Doctoral Dissertation, Montpellier. Accessed January 19, 2020. http://www.theses.fr/2015MONTS154.

MLA Handbook (7th Edition):

Najem, Mohamad. “Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip.” 2015. Web. 19 Jan 2020.

Vancouver:

Najem M. Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip. [Internet] [Doctoral dissertation]. Montpellier; 2015. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2015MONTS154.

Council of Science Editors:

Najem M. Exploration des techniques de fouille de données pour un monitoring efficace des systèmes intégrés sur puce : Exploration of Data Mining techniques for an efficient Monitoring of Systems on Chip. [Doctoral Dissertation]. Montpellier; 2015. Available from: http://www.theses.fr/2015MONTS154

21. Hamwi, Khawla. Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce.

Degree: Docteur es, STIC. Électronique, microélectronique, nanoélectronique, 2013, Brest

Les systèmes multiprocesseurs sur puce (MPSoC)s sont fortement émergent comme principaux composants dans les systèmes embarqués à hautes performances. La principale complexité dans la conception… (more)

Subjects/Keywords: Consommation d'énergie; MPSoC; NoC; Optique NoC; Synthèse NoC hybride; Power consumption; MPSoC; NoC; Optical NoC; Hybrid NoC synthesis

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hamwi, K. (2013). Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce. (Doctoral Dissertation). Brest. Retrieved from http://www.theses.fr/2013BRES0029

Chicago Manual of Style (16th Edition):

Hamwi, Khawla. “Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce.” 2013. Doctoral Dissertation, Brest. Accessed January 19, 2020. http://www.theses.fr/2013BRES0029.

MLA Handbook (7th Edition):

Hamwi, Khawla. “Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce.” 2013. Web. 19 Jan 2020.

Vancouver:

Hamwi K. Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce. [Internet] [Doctoral dissertation]. Brest; 2013. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2013BRES0029.

Council of Science Editors:

Hamwi K. Low Power Design Methodology and Photonics Networks on Chip for Multiprocessor System on Chip : Méthodologie de conception basse consommation et réseaux optiques sur puces pour multiprocesseur système sur puce. [Doctoral Dissertation]. Brest; 2013. Available from: http://www.theses.fr/2013BRES0029

22. Huck, Emmanuel. Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures.

Degree: Docteur es, STIC (sciences et technologies de l'information et de la communication), 2011, Cergy-Pontoise

Concevoir un système embarqué implique de trouver un compromis algorithme/architecture en fonction des contraintes temps-réel. Thèse : pour un MPSoC et plus particulièrement avec les… (more)

Subjects/Keywords: Modélisation TLM; Rtos; Co-simulation; MPSoC; Reconfigurable; SystemC; TLM Modelisation; Rtos; Co-simulation; MPSoC; Reconfigurable; SystemC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Huck, E. (2011). Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures. (Doctoral Dissertation). Cergy-Pontoise. Retrieved from http://www.theses.fr/2011CERG0557

Chicago Manual of Style (16th Edition):

Huck, Emmanuel. “Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures.” 2011. Doctoral Dissertation, Cergy-Pontoise. Accessed January 19, 2020. http://www.theses.fr/2011CERG0557.

MLA Handbook (7th Edition):

Huck, Emmanuel. “Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures.” 2011. Web. 19 Jan 2020.

Vancouver:

Huck E. Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures. [Internet] [Doctoral dissertation]. Cergy-Pontoise; 2011. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2011CERG0557.

Council of Science Editors:

Huck E. Simulation de haut niveau de systèmes d'exploitations distribués pour l'exploration matérielle et logicielle d'architectures multi-noeuds hétérogènes : High level simulation of distributed operating system for hardware and software exploration of heterogeneous multi-nodes architectures. [Doctoral Dissertation]. Cergy-Pontoise; 2011. Available from: http://www.theses.fr/2011CERG0557

23. Grandi Mandelli, Marcelo. EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE.

Degree: Docteur es, Systèmes automatiques et microélectroniques, 2015, Montpellier; Pontifícia universidade católica do Rio Grande do Sul

 MPSoCs (systèmes multiprocesseurs sur puces) avec des centaines de cœurs sont déjà disponibles sur le marché. Selon le ITRS, ces systèmes intégreront des milliers de… (more)

Subjects/Keywords: Modélisation; Gestion de MPSoCs; Allocation de Tâches; NoC; MPSoC; SoC; Modeling; System Management; Task Mapping; NoC; MPSoC; SoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Grandi Mandelli, M. (2015). EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE. (Doctoral Dissertation). Montpellier; Pontifícia universidade católica do Rio Grande do Sul. Retrieved from http://www.theses.fr/2015MONTS217

Chicago Manual of Style (16th Edition):

Grandi Mandelli, Marcelo. “EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE.” 2015. Doctoral Dissertation, Montpellier; Pontifícia universidade católica do Rio Grande do Sul. Accessed January 19, 2020. http://www.theses.fr/2015MONTS217.

MLA Handbook (7th Edition):

Grandi Mandelli, Marcelo. “EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE.” 2015. Web. 19 Jan 2020.

Vancouver:

Grandi Mandelli M. EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE. [Internet] [Doctoral dissertation]. Montpellier; Pontifícia universidade católica do Rio Grande do Sul; 2015. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2015MONTS217.

Council of Science Editors:

Grandi Mandelli M. EXPLORATION OF RUNTIME DISTRIBUTED MAPPING TECHNIQUES FOR EMERGING LARGE SCALE MPSOCS : EXPLORATION DE TECHNIQUES D’ALLOCATION DE TÂCHES DYNAMIQUES ET DISTRIBUÉES POUR MPSOCS DE LARGE ÉCHELLE. [Doctoral Dissertation]. Montpellier; Pontifícia universidade católica do Rio Grande do Sul; 2015. Available from: http://www.theses.fr/2015MONTS217

24. Rethinagiri, Santhosh Kumar. Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms.

Degree: Docteur es, Informatique, 2013, Valenciennes

Avec l'essor des nouvelles technologies d'intégration sur silicium submicroniques, la consommation de puissance dans les systèmes sur puce multiprocesseur (MPSoC) est devenue un facteur primordial… (more)

Subjects/Keywords: MPSoC; Analyse fonctionnelle de la puissance; Technique de simulation au niveau transactionnel; MPSoC; Design Space Exploration (DSE); Functional Level Power Analysis

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Rethinagiri, S. K. (2013). Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms. (Doctoral Dissertation). Valenciennes. Retrieved from http://www.theses.fr/2013VALE0006

Chicago Manual of Style (16th Edition):

Rethinagiri, Santhosh Kumar. “Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms.” 2013. Doctoral Dissertation, Valenciennes. Accessed January 19, 2020. http://www.theses.fr/2013VALE0006.

MLA Handbook (7th Edition):

Rethinagiri, Santhosh Kumar. “Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms.” 2013. Web. 19 Jan 2020.

Vancouver:

Rethinagiri SK. Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms. [Internet] [Doctoral dissertation]. Valenciennes; 2013. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2013VALE0006.

Council of Science Editors:

Rethinagiri SK. Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC : System-Level Power Estimation Methodology for MPSoC based Platforms. [Doctoral Dissertation]. Valenciennes; 2013. Available from: http://www.theses.fr/2013VALE0006


Université de Grenoble

25. Horrein, Pierre-Henri. Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units.

Degree: Docteur es, Informatique, 2012, Université de Grenoble

L'utilisation de la radio flexible permet d'envisager des réseaux sans fil évolutifs, plus efficaces et plus intelligents. Le terme «~radio flexible~» est un terme très… (more)

Subjects/Keywords: Radio Flexible; Environnement; GPGPU; Plateformes hétérogènes; Flexible Radio; GPGPU; Heterogeneous MPSoC

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Horrein, P. (2012). Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2012GRENM003

Chicago Manual of Style (16th Edition):

Horrein, Pierre-Henri. “Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units.” 2012. Doctoral Dissertation, Université de Grenoble. Accessed January 19, 2020. http://www.theses.fr/2012GRENM003.

MLA Handbook (7th Edition):

Horrein, Pierre-Henri. “Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units.” 2012. Web. 19 Jan 2020.

Vancouver:

Horrein P. Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units. [Internet] [Doctoral dissertation]. Université de Grenoble; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012GRENM003.

Council of Science Editors:

Horrein P. Architectures logicielles pour la radio flexible : intégration d'unités de calcul hétérogènes : Software design for flexible radio : integration of heterogeneous computing units. [Doctoral Dissertation]. Université de Grenoble; 2012. Available from: http://www.theses.fr/2012GRENM003


Louisiana State University

26. Salamy, Hassan. Compilation and Scheduling Techniques for Embedded Systems.

Degree: PhD, Electrical and Computer Engineering, 2009, Louisiana State University

 Embedded applications are constantly increasing in size, which has resulted in increasing demand on designers of digital signal processors (DSPs) to meet the tight memory,… (more)

Subjects/Keywords: offset assignment; compiler optimization; SPM; MPSoC; address register allocation; embedded systems

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Salamy, H. (2009). Compilation and Scheduling Techniques for Embedded Systems. (Doctoral Dissertation). Louisiana State University. Retrieved from etd-07072009-225836 ; https://digitalcommons.lsu.edu/gradschool_dissertations/716

Chicago Manual of Style (16th Edition):

Salamy, Hassan. “Compilation and Scheduling Techniques for Embedded Systems.” 2009. Doctoral Dissertation, Louisiana State University. Accessed January 19, 2020. etd-07072009-225836 ; https://digitalcommons.lsu.edu/gradschool_dissertations/716.

MLA Handbook (7th Edition):

Salamy, Hassan. “Compilation and Scheduling Techniques for Embedded Systems.” 2009. Web. 19 Jan 2020.

Vancouver:

Salamy H. Compilation and Scheduling Techniques for Embedded Systems. [Internet] [Doctoral dissertation]. Louisiana State University; 2009. [cited 2020 Jan 19]. Available from: etd-07072009-225836 ; https://digitalcommons.lsu.edu/gradschool_dissertations/716.

Council of Science Editors:

Salamy H. Compilation and Scheduling Techniques for Embedded Systems. [Doctoral Dissertation]. Louisiana State University; 2009. Available from: etd-07072009-225836 ; https://digitalcommons.lsu.edu/gradschool_dissertations/716

27. Gangrade, Rohit. GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation.

Degree: MS, Computer Engineering, 2016, Texas A&M University

 With increasing number of cores on a chip, the complexity of modeling hardware using virtual prototype is increasing rapidly. Typical SOCs today have multipro-cessors connected… (more)

Subjects/Keywords: MPSOC; SystemC; GPU; NOC

…7.4 7.5 7.6 7.7 Experimental Setup . . . . . . . . . . MPSOC Simulator… …based MPSOC schematic . . . . . . . . . . . . . . . . . 9 1.5 Simulation of a design using… …the current platform of system level MPSOC design in SystemC and provides a scalable… …process run time in a single 8 Figure 1.4: Typical NOC based MPSOC schematic delta cycle is… …some of the typically used MPSOC designs in industry, it can be noted that there is a… 

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Gangrade, R. (2016). GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation. (Masters Thesis). Texas A&M University. Retrieved from http://hdl.handle.net/1969.1/156987

Chicago Manual of Style (16th Edition):

Gangrade, Rohit. “GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation.” 2016. Masters Thesis, Texas A&M University. Accessed January 19, 2020. http://hdl.handle.net/1969.1/156987.

MLA Handbook (7th Edition):

Gangrade, Rohit. “GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation.” 2016. Web. 19 Jan 2020.

Vancouver:

Gangrade R. GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation. [Internet] [Masters thesis]. Texas A&M University; 2016. [cited 2020 Jan 19]. Available from: http://hdl.handle.net/1969.1/156987.

Council of Science Editors:

Gangrade R. GPU Based Acceleration of SystemC and Transaction Level Models for MPSOC Simulation. [Masters Thesis]. Texas A&M University; 2016. Available from: http://hdl.handle.net/1969.1/156987


University of Arkansas

28. Ding, Hongyuan. Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking.

Degree: PhD, 2017, University of Arkansas

  With the help of the parallelism provided by the fine-grained architecture, hardware accelerators on Field Programmable Gate Arrays (FPGAs) can significantly improve the performance… (more)

Subjects/Keywords: FPGA; Hardware Abstraction; Hardware Acceleration; Hardware Multitasking; MPSoC; OpenCL; Hardware Systems

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ding, H. (2017). Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking. (Doctoral Dissertation). University of Arkansas. Retrieved from https://scholarworks.uark.edu/etd/1985

Chicago Manual of Style (16th Edition):

Ding, Hongyuan. “Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking.” 2017. Doctoral Dissertation, University of Arkansas. Accessed January 19, 2020. https://scholarworks.uark.edu/etd/1985.

MLA Handbook (7th Edition):

Ding, Hongyuan. “Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking.” 2017. Web. 19 Jan 2020.

Vancouver:

Ding H. Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking. [Internet] [Doctoral dissertation]. University of Arkansas; 2017. [cited 2020 Jan 19]. Available from: https://scholarworks.uark.edu/etd/1985.

Council of Science Editors:

Ding H. Exploiting Hardware Abstraction for Parallel Programming Framework: Platform and Multitasking. [Doctoral Dissertation]. University of Arkansas; 2017. Available from: https://scholarworks.uark.edu/etd/1985

29. Amin, Mohsin. Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor.

Degree: Docteur es, Systèmes électroniques, 2011, Metz

Dans cette thèse, nous proposons une nouvelle approche pour la conception d'un processeur tolérant aux fautes. Celle-ci répond à plusieurs objectifs dont celui d'obtenir un… (more)

Subjects/Keywords: Tolérance aux fautes; Processeurs à pile de données; MPSoC; Modélisation RTL

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Amin, M. (2011). Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor. (Doctoral Dissertation). Metz. Retrieved from http://www.theses.fr/2011METZ017S

Chicago Manual of Style (16th Edition):

Amin, Mohsin. “Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor.” 2011. Doctoral Dissertation, Metz. Accessed January 19, 2020. http://www.theses.fr/2011METZ017S.

MLA Handbook (7th Edition):

Amin, Mohsin. “Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor.” 2011. Web. 19 Jan 2020.

Vancouver:

Amin M. Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor. [Internet] [Doctoral dissertation]. Metz; 2011. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2011METZ017S.

Council of Science Editors:

Amin M. Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données : Design of a fault-tolerant journalized architecture for a stack processor. [Doctoral Dissertation]. Metz; 2011. Available from: http://www.theses.fr/2011METZ017S


Université de Lorraine

30. Killian, Cédric. Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip.

Degree: Docteur es, Systèmes électroniques, 2012, Université de Lorraine

Les besoins de performance des systèmes sur puce embarqués augmentant sans cesse pour satisfaire des applications de plus en plus complexes, de nouvelles architectures de… (more)

Subjects/Keywords: NOC; MPSOC; Sureté de fonctionnement; FPGA; 621.381 5

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Killian, C. (2012). Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip. (Doctoral Dissertation). Université de Lorraine. Retrieved from http://www.theses.fr/2012LORR0396

Chicago Manual of Style (16th Edition):

Killian, Cédric. “Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip.” 2012. Doctoral Dissertation, Université de Lorraine. Accessed January 19, 2020. http://www.theses.fr/2012LORR0396.

MLA Handbook (7th Edition):

Killian, Cédric. “Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip.” 2012. Web. 19 Jan 2020.

Vancouver:

Killian C. Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip. [Internet] [Doctoral dissertation]. Université de Lorraine; 2012. [cited 2020 Jan 19]. Available from: http://www.theses.fr/2012LORR0396.

Council of Science Editors:

Killian C. Réseaux embarqués sur puce reconfigurable dynamiquement et sûrs de fonctionnement : Reliable and dynamically reconfigurable network-on-chip. [Doctoral Dissertation]. Université de Lorraine; 2012. Available from: http://www.theses.fr/2012LORR0396

[1] [2] [3]

.