Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(At Speed Testing). Showing records 1 – 2 of 2 total matches.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters

1. Touati, Aymen. Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits.

Degree: Docteur es, Systèmes automatiques et micro-électroniques, 2016, Montpellier

Compte tenu de la complexité des circuits intégrés de nos jours et des nœuds technologiques qui ne cessent pas de diminuer, être au rendez-vous avec les demandes de design, test et fabrication des dispositifs de haute qualité est devenu un des plus grands défis. Avoir des circuits intégrés de plus en plus performants devrait être atteint tout en respectant les contraintes de basse consommation, de niveaux de fiabilité demandés, de taux de défauts acceptables ainsi que du bas coût. Avec ce fascinant progrès de l’industrie des semi-conducteurs, les processus de fabrication sont devenus de plus en plus difficile à contrôler, ce qui rend les puces électroniques de nos jours plus disposés aux défauts physiques. Le test était et restera l’unique solution pour lutter contre l’occurrence des défauts de fabrication ; même il est devenu un facteur prédominant dans le coût totale de fabrication des circuits intégrés. Même si des solutions de test, qui existent déjà, étaient capables de satisfaire ce fameux compromis coût-qualité ces dernières années, il arrive d’observer encore des mécanismes de défauts malheureusement incontrôlables. Certains sont intrinsèquement reliés au processus de fabrication en lui-même. D’autres reviennent sans doute aux pratiques de test et surtout quand on analyse le taux de défauts détectés et le niveau de fiabilité atteint.L’objectif principal de cette thèse est d’implémenter des stratégies de test robustes et efficaces qui répondent aux lacunes des techniques de tests classiques et qui proposent des modèles de fautes plus réalistes et répondent au mieux aux attentes des fournisseurs. Dans l’objectif d’améliorer l’efficacité de test en termes de coût, capacité de couverture de faute, nous présentons divers contributions significatives qui touchent différents domaines entre-autres le test sur le terrain, les tests à hautes fréquences sous contraintes de puissance et finalement le test des chaines de scan.La partie majeure de cette thèse était consacrée pour le développement de nouvelles techniques de tests fonctionnels ciblant les systèmes à processeurs.Les méthodologies appliquées couvrent les problèmes de test sur terrain aussi bien que les problèmes de test de fabrication. Dans le premier cas, la techniques adoptée consiste à fusionner et compacter un ensemble initial de programmes fonctionnels afin d’atteindre une couverture de faute satisfaisante tout en respectant les contraintes du test sur terrain (temps de test réduit et ressource mémoire limitée). Cependant dans le deuxième cas, comme nous avons assez d’informations sur la structure du design, nous proposons un nouveau protocole de test qui va exploiter l’architecture de test existante. Dans ce contexte, nous avons validé et confirmé la relation complémentaire qui joint le test fonctionnel avec le test structurel. D’autres part, cette prometteuse approche assure un test qui respecte les limites de la consommation fonctionnelle et donc une fiabilité meilleure.La dernière contribution de cette thèse accorde toute l’attention à l’amélioration… Advisors/Committee Members: Bosio, Alberto (thesis director), Girard, Patrick (thesis director).

Subjects/Keywords: Test fonctionnel; Test structurel; DfT; Test des microprocesseurs; Atpg; Test à fréquence nominale; Functional Testing; Structural Testing; DfT; Microprocessor Test; Atpg; At-Speed Testing

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Touati, A. (2016). Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits. (Doctoral Dissertation). Montpellier. Retrieved from http://www.theses.fr/2016MONTT308

Chicago Manual of Style (16th Edition):

Touati, Aymen. “Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits.” 2016. Doctoral Dissertation, Montpellier. Accessed August 22, 2019. http://www.theses.fr/2016MONTT308.

MLA Handbook (7th Edition):

Touati, Aymen. “Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits.” 2016. Web. 22 Aug 2019.

Vancouver:

Touati A. Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits. [Internet] [Doctoral dissertation]. Montpellier; 2016. [cited 2019 Aug 22]. Available from: http://www.theses.fr/2016MONTT308.

Council of Science Editors:

Touati A. Amélioration des solutions de test fonctionnel et structurel des circuits intégrés : Improving Functional and Structural Test Solutions for Integrated Circuits. [Doctoral Dissertation]. Montpellier; 2016. Available from: http://www.theses.fr/2016MONTT308

2. Κρανίτης, Νεκτάριος. Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών.

Degree: 2005, National and Kapodistrian University of Athens; Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών (ΕΚΠΑ)

Subjects/Keywords: Έλεγχος ορθής λειτουργίας των CMOS ολοκληρωμένων κυκλωμάτων; Αυτοδοκιμή; Αρχιτεκτονική συνόλου εντολών; Έλεγχος ορθής λειτουργίας χαμηλού κόστους; Έλεγχος ορθής λειτουργίας επεξεργαστών; Έλεγχος ορθής λειτουργίας στην ταχύτητα λειτουργίας; VLSI testing; Self test; Instruction set architecture; Low cost testing; Processor testing; AT speed testing

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Κρανίτης, . . (2005). Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών. (Thesis). National and Kapodistrian University of Athens; Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών (ΕΚΠΑ). Retrieved from http://hdl.handle.net/10442/hedi/22388

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Κρανίτης, Νεκτάριος. “Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών.” 2005. Thesis, National and Kapodistrian University of Athens; Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών (ΕΚΠΑ). Accessed August 22, 2019. http://hdl.handle.net/10442/hedi/22388.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Κρανίτης, Νεκτάριος. “Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών.” 2005. Web. 22 Aug 2019.

Vancouver:

Κρανίτης . Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών. [Internet] [Thesis]. National and Kapodistrian University of Athens; Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών (ΕΚΠΑ); 2005. [cited 2019 Aug 22]. Available from: http://hdl.handle.net/10442/hedi/22388.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Κρανίτης . Αποδοτικές τεχνικές ενσωματωμένης αυτοδοκιμής για επεξεργαστές τεχνολογίας CMOS VLSI βασισμένες στην αρχιτεκτονική του συνόλου εντολών. [Thesis]. National and Kapodistrian University of Athens; Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών (ΕΚΠΑ); 2005. Available from: http://hdl.handle.net/10442/hedi/22388

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

.