Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for subject:(1T1R configuration). Showing records 1 – 2 of 2 total matches.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters


Université de Sherbrooke

1. Labalette, Marina. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .

Degree: 2018, Université de Sherbrooke

Les dispositifs mémoires résistives, notamment ceux à base d’oxyde de commutation OxRRAM, se placent parmi les dispositifs mémoires émergentes les plus attractifs pour remplacer les technologies dynamic random acces memory (DRAM) et Flash grâce à leur faible coût de fabrication, les faibles tensions et courants nécessaires à leur fonctionnement, ainsi que leur fort potentiel d’intégration dans le back end of line (BEOL) de la technologie complementary metal oxyde semiconductor (CMOS). Ce dernier avantage réside dans le fait qu’il s’agit de dispositifs à deux terminaux facilement agençables en matrices crossbar. Cependant de gros problèmes de courant de fuite et de courants parasites entravent l’utilisation de ces matrices crossbar, et différentes options sont alors possibles dont le remplacement des dispositifs mémoires unitaires par des dispositifs mémoires résistives complémentaires (CRS). Les CRS ne sont autres que deux dispositifs oxide random access memory (OxRRAM) mis dos à dos et possèdent dans leur caractéristique électrique globale une non-linéarité intrinsèque pour les deux états de stockage ‘0’ et ‘1’ ainsi qu’un comportement auto-redresseur leur permettant de combiner à la fois les avantages d’un sélecteur et d’un transistor associé au point mémoire. Cette thèse porte alors sur les travaux de fabrication et caractérisations électriques de dispositifs OxRRAM et CRS sur substrats silicium (Si) et puces CMOS provenant de la technologie C040 de STMicroelectronics. Le procédé nanodamascène employé pour fabriquer les dispositifs offre deux avantages majeurs : il ne nécessite aucune étape supplémentaire dans la fabrication de CRS par rapport aux dispositifs OxRRAM et il permet d’envisager une intégration 3D monolithique agressive. Tout d’abord des caractérisations morphologiques de haute résolution ont permis de valider l’intégrité des dispositifs fabriqués. Ensuite, une étude étendue des caractérisations électriques en mode quasi-statique (QS) et configuration 1R des dispositifs OxRRAM a permis d’appréhender leur fonctionnement et d’étudier les mécanismes de conduction des différents états : Pristine, low resistance state (LRS) et high resistance state (HRS). Puis, la réalisation et la caractérisation en mode QS et pulsé de configurations 1T1R a permis de démontrer l’avantage du transistor de contrôle pour limiter le courant dans la cellule lors des opérations de FORMAGE et de SET, ce qui augmente considérablement le nombre de cycles tout en vérifiant la compatibilité BEOL du procédé. Enfin, la preuve de concept du fonctionnement de dispositifs CRS fabriqués en utilisant le procédé nanodamascène a été validée, et le potentiel d’intégration de tels dispositifs dans des matrices crossbar hautes densités pour de l’intégration 3D monolithique a été discuté. Les résultats de cette thèse ont permis d’apporter une preuve de concept de la fabrication de dispositifs CRS en utilisant le procédé nanodamascène, d’étudier en détails les caractéristiques des OxRRAM les constituant, et ainsi de pouvoir discuter et… Advisors/Committee Members: Drouin, Dominique (advisor), Souifi, Abdelkader (advisor), Ecoffey, Serge (advisor).

Subjects/Keywords: Filière CMOS; Mémoires résistives OxRRAM; Dispositifs CRS; Intégration monolithique BEOL; Caractérisations en mode QS et pulsé; Architecture mémoire haute densité; Configuration 1T1R; Oxide based resistive memories OxRRAM; CRS dispositive; CMOS BEOL; 3D monolithic integration; DC and pulsed electrical characterization; High density of integration; 1T1R configuration

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Labalette, M. (2018). Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/12267

Chicago Manual of Style (16th Edition):

Labalette, Marina. “Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .” 2018. Doctoral Dissertation, Université de Sherbrooke. Accessed January 22, 2020. http://hdl.handle.net/11143/12267.

MLA Handbook (7th Edition):

Labalette, Marina. “Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .” 2018. Web. 22 Jan 2020.

Vancouver:

Labalette M. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2018. [cited 2020 Jan 22]. Available from: http://hdl.handle.net/11143/12267.

Council of Science Editors:

Labalette M. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . [Doctoral Dissertation]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/12267

2. Labalette, Marina. Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line.

Degree: Docteur es, Electronique, électrotechnique et automatique, 2018, Lyon; Université de Sherbrooke (Québec, Canada)

La gestion, la manipulation et le stockage de données sont aujourd’hui de réels challenges. Pour supporter cette réalité, le besoin de technologies mémoires plus efficaces, moins énergivores, moins coûteuses à fabriquer et plus denses que les technologies actuelles s’intensifie. Parmi les technologies mémoires émergentes se trouve la technologie mémoire résistive, dans laquelle l’information est stockée sous forme de résistance électrique au sein d’une couche d’oxyde entre deux électrodes conductrices. Le plus gros frein à l’émergence de tels dispositifs mémoires résistives en matrices passives à deux terminaux est l’existence d’importants courants de fuites (ou sneak paths) venant perturber l’adressage individuel de chaque point de la matrice. Les dispositifs complementary resistive switching (CRS), consistant en deux dispositifs OxRRAM agencés dos à dos, constituent une solution performante à ces courants de fuites et sont facilement intégrables dans le back-end-of-line (BEOL) de la technologie CMOS. Cette thèse a permis d’apporter la preuve de concept de la fabrication et de l’intégration de dispositifs CRS de façon 3D monolithique dans le BEOL du CMOS.

In our digital era, management, manipulation and data storage are real challenges. To support this reality the need for more efficient, less energy and money consuming memory technologies is drastically increasing. Among those emerging memory technologies we find the oxide resistive memory technology (OxRRAM), where the information is stored as the electrical resistance of a switching oxide in sandwich between two metallic electrodes. Resistive memories are really interested if used inside passive memory matrix. However the main drawback of this architecture remains related to sneak path currents occurring when addressing any point in the passive matrix. To face this problem complementary resistive switching devices (CRS), consisting in two OxRRAM back to back, have been proposed as efficient and costless BEOL CMOS compatible solution. This thesis brought the proof of concept of fabrication and 3D monolithic integration of CRS devices in CMOS BEOL.

Advisors/Committee Members: Drouin, Dominique (thesis director), Souifi, Abdelkader (thesis director).

Subjects/Keywords: Electronique; Microélectronique; Mémoires en microélectronique; Filière CMOS; Mémoires résistives OxRRAM; Mémoires resistives complémentaires - CRS; Intégration monolithique BEOL - back end of line; Caractérisation électrique en mode quasi statique - QS; Caractérisation électrique en mode pulsé; Architecture de mémoire haute densité; Configuration 1T1R; Procédé nanodamascène; Electronics; Microelectronics; Memory on Silicon; Oxide based resistive memories OxRRAM; Complementary resistive switching devices - CRS; Cmos beol; 3D monolithic integration; DC and pulsed electrical characterization; High density integration; 1T1R configuration; 621.397 072

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Labalette, M. (2018). Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line. (Doctoral Dissertation). Lyon; Université de Sherbrooke (Québec, Canada). Retrieved from http://www.theses.fr/2018LYSEI037

Chicago Manual of Style (16th Edition):

Labalette, Marina. “Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line.” 2018. Doctoral Dissertation, Lyon; Université de Sherbrooke (Québec, Canada). Accessed January 22, 2020. http://www.theses.fr/2018LYSEI037.

MLA Handbook (7th Edition):

Labalette, Marina. “Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line.” 2018. Web. 22 Jan 2020.

Vancouver:

Labalette M. Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line. [Internet] [Doctoral dissertation]. Lyon; Université de Sherbrooke (Québec, Canada); 2018. [cited 2020 Jan 22]. Available from: http://www.theses.fr/2018LYSEI037.

Council of Science Editors:

Labalette M. Intégration 3D de dispositifs mémoires résistives complémentaires dans le back end of line du CMOS : 3D integration of complementary resistive switching devices in CMOS back end of line. [Doctoral Dissertation]. Lyon; Université de Sherbrooke (Québec, Canada); 2018. Available from: http://www.theses.fr/2018LYSEI037

.