Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for +publisher:"Université de Sherbrooke" +contributor:("Drouin, Dominique"). Showing records 1 – 30 of 32 total matches.

[1] [2]

Search Limiters

Last 2 Years | English Only

Levels

▼ Search Limiters


Université de Sherbrooke

1. Bounouar, Mohamed Amine. Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques .

Degree: 2013, Université de Sherbrooke

 Dans les années à venir, l'industrie de la microélectronique doit développer de nouvelles filières technologiques qui pourront devenir des successeurs ou des compléments de la… (more)

Subjects/Keywords: Ultra-basse consommation; Nano-architectures; Conception de circuits logiques; Modélisation compacte du SET; Transistors mono-électroniques double-grille (DG-SET)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bounouar, M. A. (2013). Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6117

Chicago Manual of Style (16th Edition):

Bounouar, Mohamed Amine. “Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques .” 2013. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6117.

MLA Handbook (7th Edition):

Bounouar, Mohamed Amine. “Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques .” 2013. Web. 18 Jan 2020.

Vancouver:

Bounouar MA. Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2013. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6117.

Council of Science Editors:

Bounouar MA. Transistors mono-électroniques double-grille : modélisation, conception & évaluation d'architectures logiques . [Doctoral Dissertation]. Université de Sherbrooke; 2013. Available from: http://hdl.handle.net/11143/6117


Université de Sherbrooke

2. Guilmain, Marc. Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante .

Degree: 2013, Université de Sherbrooke

 Les transistors monoélectroniques (SET) sont des dispositifs de tailles nanométriques qui permettent la commande d'un électron à la fois et donc, qui consomment peu d'énergie.… (more)

Subjects/Keywords: Planarisation chimico-mécanique; Électrolithographie; Nanofabrication; Temps de rétention; Jonction tunnel; Mémoire monolectronique (SEM); Transistor monoélectronique (SET)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Guilmain, M. (2013). Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6127

Chicago Manual of Style (16th Edition):

Guilmain, Marc. “Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante .” 2013. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6127.

MLA Handbook (7th Edition):

Guilmain, Marc. “Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante .” 2013. Web. 18 Jan 2020.

Vancouver:

Guilmain M. Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2013. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6127.

Council of Science Editors:

Guilmain M. Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante . [Doctoral Dissertation]. Université de Sherbrooke; 2013. Available from: http://hdl.handle.net/11143/6127


Université de Sherbrooke

3. Jouvet, Nicolas. Intégration hybride de transistors à un électron sur un noeud technologique CMOS .

Degree: 2012, Université de Sherbrooke

 Cette étude porte sur l'intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels,… (more)

Subjects/Keywords: Caractérisation électrique; Nanodamascène; Microfabrication; Nanotechnologie; Transistor à un électron (SET); MOSFET

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Jouvet, N. (2012). Intégration hybride de transistors à un électron sur un noeud technologique CMOS . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6131

Chicago Manual of Style (16th Edition):

Jouvet, Nicolas. “Intégration hybride de transistors à un électron sur un noeud technologique CMOS .” 2012. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6131.

MLA Handbook (7th Edition):

Jouvet, Nicolas. “Intégration hybride de transistors à un électron sur un noeud technologique CMOS .” 2012. Web. 18 Jan 2020.

Vancouver:

Jouvet N. Intégration hybride de transistors à un électron sur un noeud technologique CMOS . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2012. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6131.

Council of Science Editors:

Jouvet N. Intégration hybride de transistors à un électron sur un noeud technologique CMOS . [Doctoral Dissertation]. Université de Sherbrooke; 2012. Available from: http://hdl.handle.net/11143/6131


Université de Sherbrooke

4. Griveau, Damien. Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques .

Degree: 2013, Université de Sherbrooke

 Depuis 1965, la loi de Moore, loi de doublement du nombre de transistors dans une puce tous les deux ans, n’a jamais été contredite. II… (more)

Subjects/Keywords: Empilement série; Hystérésis; Logique complémentaire; Gain en tension; Inverseur; Transistor monoélectronique

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Griveau, D. (2013). Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6180

Chicago Manual of Style (16th Edition):

Griveau, Damien. “Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques .” 2013. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6180.

MLA Handbook (7th Edition):

Griveau, Damien. “Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques .” 2013. Web. 18 Jan 2020.

Vancouver:

Griveau D. Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques . [Internet] [Masters thesis]. Université de Sherbrooke; 2013. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6180.

Council of Science Editors:

Griveau D. Mise en oeuvre de l'aspect démonstrateur des transistors mono-électroniques . [Masters Thesis]. Université de Sherbrooke; 2013. Available from: http://hdl.handle.net/11143/6180


Université de Sherbrooke

5. Richard, Jean-Philippe. Fabrication de transistors monoélectroniques pour la détection de charge .

Degree: 2013, Université de Sherbrooke

 Le transistor monoélectronique (SET) est un candidat que l'on croyait avoir la capacité de remplacer le transistor des circuits intégrés actuel (MOSFET). Pour des raisons… (more)

Subjects/Keywords: Informatique quantique; Nanoélectronique; Nanodamascène; Transistor monoélectronique; Électromètre; Détection de charge

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Richard, J. (2013). Fabrication de transistors monoélectroniques pour la détection de charge . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6207

Chicago Manual of Style (16th Edition):

Richard, Jean-Philippe. “Fabrication de transistors monoélectroniques pour la détection de charge .” 2013. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6207.

MLA Handbook (7th Edition):

Richard, Jean-Philippe. “Fabrication de transistors monoélectroniques pour la détection de charge .” 2013. Web. 18 Jan 2020.

Vancouver:

Richard J. Fabrication de transistors monoélectroniques pour la détection de charge . [Internet] [Masters thesis]. Université de Sherbrooke; 2013. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6207.

Council of Science Editors:

Richard J. Fabrication de transistors monoélectroniques pour la détection de charge . [Masters Thesis]. Université de Sherbrooke; 2013. Available from: http://hdl.handle.net/11143/6207


Université de Sherbrooke

6. Lee Sang, Bruno. Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS .

Degree: 2016, Université de Sherbrooke

 Résumé : Le transistor monoélectronique (SET) est un dispositif nanoélectronique très attractif à cause de son ultra-basse consommation d’énergie et sa forte densité d’intégration, mais… (more)

Subjects/Keywords: Transistor monoélectronique (SET); CMOS; Intégration 3D monolithique; BEOL; Gravure plasma; Électrolithographie; Nanodamascène; Nanofabrication; Single electron transistor (SET); 3D monolithic integration; Plasma etching; Electrolithography; Nanodamascene

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lee Sang, B. (2016). Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/8955

Chicago Manual of Style (16th Edition):

Lee Sang, Bruno. “Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS .” 2016. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/8955.

MLA Handbook (7th Edition):

Lee Sang, Bruno. “Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS .” 2016. Web. 18 Jan 2020.

Vancouver:

Lee Sang B. Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2016. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/8955.

Council of Science Editors:

Lee Sang B. Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS . [Doctoral Dissertation]. Université de Sherbrooke; 2016. Available from: http://hdl.handle.net/11143/8955


Université de Sherbrooke

7. Landry, Simon. Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone .

Degree: 2017, Université de Sherbrooke

 La technique puce retournée pour l’encapsulation des puces est largement utilisée dans l’industrie, mais présente de nombreux défis. Cette technique requiert que les matériaux utilisés… (more)

Subjects/Keywords: Jauge; Déformation; Humidité; Nanotubes de carbone; Encapsulation des puces

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Landry, S. (2017). Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/10272

Chicago Manual of Style (16th Edition):

Landry, Simon. “Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone .” 2017. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/10272.

MLA Handbook (7th Edition):

Landry, Simon. “Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone .” 2017. Web. 18 Jan 2020.

Vancouver:

Landry S. Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone . [Internet] [Masters thesis]. Université de Sherbrooke; 2017. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/10272.

Council of Science Editors:

Landry S. Fabrication et intégration dans un module assemblé d'une jauge de déformation et d'humidité à base de nanotubes de carbone . [Masters Thesis]. Université de Sherbrooke; 2017. Available from: http://hdl.handle.net/11143/10272


Université de Sherbrooke

8. Trinh, Franck Ky. Simulation d'un réseau de neurones à l'aide de transistors SET .

Degree: 2010, Université de Sherbrooke

 Ce mémoire est le résultat d'une recherche purement exploratoire concernant la définition d'une application de réseaux de neurones à base de transistors monoélectroniques (Single-Electron Transistor,… (more)

Subjects/Keywords: Générateur de spikes en tension; Winner-take-all; Circuits hybrides; Réseau de neurones; Effet de blocage de Coulomb; Changement de paradigme; Transistor monoélectronique (SET)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Trinh, F. K. (2010). Simulation d'un réseau de neurones à l'aide de transistors SET . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/5493

Chicago Manual of Style (16th Edition):

Trinh, Franck Ky. “Simulation d'un réseau de neurones à l'aide de transistors SET .” 2010. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/5493.

MLA Handbook (7th Edition):

Trinh, Franck Ky. “Simulation d'un réseau de neurones à l'aide de transistors SET .” 2010. Web. 18 Jan 2020.

Vancouver:

Trinh FK. Simulation d'un réseau de neurones à l'aide de transistors SET . [Internet] [Masters thesis]. Université de Sherbrooke; 2010. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/5493.

Council of Science Editors:

Trinh FK. Simulation d'un réseau de neurones à l'aide de transistors SET . [Masters Thesis]. Université de Sherbrooke; 2010. Available from: http://hdl.handle.net/11143/5493


Université de Sherbrooke

9. Plourde, Maxime. Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène .

Degree: 2018, Université de Sherbrooke

 Les transistors monoélectroniques (SET : Single Electron Transistor ) sont des dispositifs similaires aux transistors FET (Field Effect Transistor ) conventionnels. Ce qui distingue le… (more)

Subjects/Keywords: Détection de charge; Transistor monoélectronique; SET; ALD

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Plourde, M. (2018). Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/12398

Chicago Manual of Style (16th Edition):

Plourde, Maxime. “Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène .” 2018. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/12398.

MLA Handbook (7th Edition):

Plourde, Maxime. “Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène .” 2018. Web. 18 Jan 2020.

Vancouver:

Plourde M. Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène . [Internet] [Masters thesis]. Université de Sherbrooke; 2018. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/12398.

Council of Science Editors:

Plourde M. Fabrication d'un détecteur de charge basé sur un transistor monoélectronique métallique damascène . [Masters Thesis]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/12398


Université de Sherbrooke

10. Brousseau, Frédéric. Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques .

Degree: 2019, Université de Sherbrooke

 La recherche sur les mémoires résistives devient de plus en plus importante dans le domaine de l'électronique. Une mémoire résistive repose sur la possibilité de(more)

Subjects/Keywords: Électronique neuromorphique; RRAM; OxRAM; Oxyde de titane; Neuromorphic electronics; Analog memories; Titanium oxyde; Mémoires analogiques

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Brousseau, F. (2019). Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/15947

Chicago Manual of Style (16th Edition):

Brousseau, Frédéric. “Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques .” 2019. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/15947.

MLA Handbook (7th Edition):

Brousseau, Frédéric. “Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques .” 2019. Web. 18 Jan 2020.

Vancouver:

Brousseau F. Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques . [Internet] [Masters thesis]. Université de Sherbrooke; 2019. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/15947.

Council of Science Editors:

Brousseau F. Fabrication de mémoires résistives analogiques à base de TiO2-x pour applications neuromorphiques . [Masters Thesis]. Université de Sherbrooke; 2019. Available from: http://hdl.handle.net/11143/15947


Université de Sherbrooke

11. Bioud, Youcef Ataellah. Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque .

Degree: 2018, Université de Sherbrooke

 L'électricité d'origine photovoltaïque constituera une composante majeure des apports énergétiques domestiques dans les prochaines décennies. Aujourd'hui et malgré des rendements records, le coût des cellules… (more)

Subjects/Keywords: Porous germanium; Electrochemistry of Semiconductors; Dislocations / voids; Virtual Substrates; Heteroepitaxy; Multi-junction solar cells; Photovoltaics

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bioud, Y. A. (2018). Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/14176

Chicago Manual of Style (16th Edition):

Bioud, Youcef Ataellah. “Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque .” 2018. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/14176.

MLA Handbook (7th Edition):

Bioud, Youcef Ataellah. “Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque .” 2018. Web. 18 Jan 2020.

Vancouver:

Bioud YA. Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2018. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/14176.

Council of Science Editors:

Bioud YA. Ingénierie de défauts liés à l’hétéroépitaxie de Ge sur Si: Substrats virtuels à base de germanium poreux pour le photovoltaïque . [Doctoral Dissertation]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/14176


Université de Sherbrooke

12. Merhej, Mouawad. Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS .

Degree: 2018, Université de Sherbrooke

 La microélectronique est partout dans notre vie : les téléphones intelligents, les jeux vidéo ainsi que d’autres appareils électroniques que nous tenons dans le creux… (more)

Subjects/Keywords: Intégration 3D; Nanofils; Nanodamascène; Transistors; Silicium-Germanium; Diélectrophorèse

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Merhej, M. (2018). Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/14203

Chicago Manual of Style (16th Edition):

Merhej, Mouawad. “Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS .” 2018. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/14203.

MLA Handbook (7th Edition):

Merhej, Mouawad. “Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS .” 2018. Web. 18 Jan 2020.

Vancouver:

Merhej M. Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2018. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/14203.

Council of Science Editors:

Merhej M. Intégration 3D des transistors à nanofils de silicium-germanium sur puces CMOS . [Doctoral Dissertation]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/14203


Université de Sherbrooke

13. Morissette, Jean-François. Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée .

Degree: 2010, Université de Sherbrooke

 Ce mémoire est le résultat d'un projet de fabrication de transistors monoélectroniques (SET). Ces dispositifs, fabriqués pour la première fois à la fin des années… (more)

Subjects/Keywords: Polissage chimique-mécanique (CMP); Grille auto-alignée; Jonctions tunnel; Lithographie hybride; Électrolithographie; Damascène; Transistor monoélectronique (SET)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Morissette, J. (2010). Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée . (Masters Thesis). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1573

Chicago Manual of Style (16th Edition):

Morissette, Jean-François. “Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée .” 2010. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1573.

MLA Handbook (7th Edition):

Morissette, Jean-François. “Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée .” 2010. Web. 18 Jan 2020.

Vancouver:

Morissette J. Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée . [Internet] [Masters thesis]. Université de Sherbrooke; 2010. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1573.

Council of Science Editors:

Morissette J. Fabrication par lithographie hybride et procédé damascène de transistors monoélectroniques à grille auto-alignée . [Masters Thesis]. Université de Sherbrooke; 2010. Available from: http://savoirs.usherbrooke.ca/handle/11143/1573


Université de Sherbrooke

14. Dubuc, Christian. Étude et fabrication de transistors mono-électroniques à température d'opération étendue .

Degree: 2008, Université de Sherbrooke

 Ce travail porte sur le développement d'un procédé de fabrication de transistor monoélectronique {single-electron transistor, SET). II dresse un portrait de l'état de l’art actuel… (more)

Subjects/Keywords: Transistor; Mono-électronique; Température d'opération; Nanotechnologie; Caractérisation électrique; Microfabrication; Single-electron; SET

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Dubuc, C. (2008). Étude et fabrication de transistors mono-électroniques à température d'opération étendue . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1837

Chicago Manual of Style (16th Edition):

Dubuc, Christian. “Étude et fabrication de transistors mono-électroniques à température d'opération étendue .” 2008. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1837.

MLA Handbook (7th Edition):

Dubuc, Christian. “Étude et fabrication de transistors mono-électroniques à température d'opération étendue .” 2008. Web. 18 Jan 2020.

Vancouver:

Dubuc C. Étude et fabrication de transistors mono-électroniques à température d'opération étendue . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2008. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1837.

Council of Science Editors:

Dubuc C. Étude et fabrication de transistors mono-électroniques à température d'opération étendue . [Doctoral Dissertation]. Université de Sherbrooke; 2008. Available from: http://savoirs.usherbrooke.ca/handle/11143/1837


Université de Sherbrooke

15. Eugene, Lino. Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium .

Degree: 2009, Université de Sherbrooke

 Actuellement, plusieurs types de photodétecteurs sont disponibles sur le marché. Leurs performances se caractérisent notamment par la réponse spectrale, le courant d'obscurité, le rapport signal… (more)

Subjects/Keywords: Photocourant; Transport électrique; Capacité MOS; Cathodoluminescence; SU-8; Nanofabrication; Nanocristaux de silicium; Blocage de Coulomb; Photodétection

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Eugene, L. (2009). Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1919

Chicago Manual of Style (16th Edition):

Eugene, Lino. “Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium .” 2009. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1919.

MLA Handbook (7th Edition):

Eugene, Lino. “Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium .” 2009. Web. 18 Jan 2020.

Vancouver:

Eugene L. Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2009. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1919.

Council of Science Editors:

Eugene L. Réalisation et caractérisation opto-électrique d'un nanopixel à base de nanocristaux de silicium . [Doctoral Dissertation]. Université de Sherbrooke; 2009. Available from: http://savoirs.usherbrooke.ca/handle/11143/1919


Université de Sherbrooke

16. Ayari-Kanoun, Asma. Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques .

Degree: 2011, Université de Sherbrooke

 Ce travail de thèse porte sur le développement d'une nouvelle approche pour la localisation et l'organisation de nanocristaux de silicium réalisés par gravure électrochimique. Cette… (more)

Subjects/Keywords: Nitrure de silicium; Gravure plasma; Lithographie électronique; Gravure électrochimique; Nanocristaux de silicium; Organisation; Localisation

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ayari-Kanoun, A. (2011). Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1963

Chicago Manual of Style (16th Edition):

Ayari-Kanoun, Asma. “Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques .” 2011. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1963.

MLA Handbook (7th Edition):

Ayari-Kanoun, Asma. “Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques .” 2011. Web. 18 Jan 2020.

Vancouver:

Ayari-Kanoun A. Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2011. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1963.

Council of Science Editors:

Ayari-Kanoun A. Fabrication et caractérisation de nanocristaux de silicium localisés, réalisés par gravure électrochimique pour des applications nanoélectroniques . [Doctoral Dissertation]. Université de Sherbrooke; 2011. Available from: http://savoirs.usherbrooke.ca/handle/11143/1963


Université de Sherbrooke

17. Bourque, Frédéric. Conception de circuits de lecture adaptés à des dispositifs monoélectroniques .

Degree: 2014, Université de Sherbrooke

 Le transistor monoélectronique, SET ou single-electron transistor, a été considéré comme étant l’une des alternatives au CMOS lorsqu’il atteindra le « mur technologique ». Le… (more)

Subjects/Keywords: Single-electron transistor; Circuits hybrides SET-CMOS; Intégration 3D

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Bourque, F. (2014). Conception de circuits de lecture adaptés à des dispositifs monoélectroniques . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/5845

Chicago Manual of Style (16th Edition):

Bourque, Frédéric. “Conception de circuits de lecture adaptés à des dispositifs monoélectroniques .” 2014. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/5845.

MLA Handbook (7th Edition):

Bourque, Frédéric. “Conception de circuits de lecture adaptés à des dispositifs monoélectroniques .” 2014. Web. 18 Jan 2020.

Vancouver:

Bourque F. Conception de circuits de lecture adaptés à des dispositifs monoélectroniques . [Internet] [Masters thesis]. Université de Sherbrooke; 2014. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/5845.

Council of Science Editors:

Bourque F. Conception de circuits de lecture adaptés à des dispositifs monoélectroniques . [Masters Thesis]. Université de Sherbrooke; 2014. Available from: http://hdl.handle.net/11143/5845


Université de Sherbrooke

18. Valverde, Lucas. Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » .

Degree: 2015, Université de Sherbrooke

 Avec le développement des technologies portables, les mémoires de type flash sont de plus en plus utilisées. Les compétences requises pour répondre au marché florissant… (more)

Subjects/Keywords: RRAM; BRS; BEOL; Mémoire; Procédé damascène

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Valverde, L. (2015). Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/6041

Chicago Manual of Style (16th Edition):

Valverde, Lucas. “Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » .” 2015. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/6041.

MLA Handbook (7th Edition):

Valverde, Lucas. “Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » .” 2015. Web. 18 Jan 2020.

Vancouver:

Valverde L. Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » . [Internet] [Masters thesis]. Université de Sherbrooke; 2015. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/6041.

Council of Science Editors:

Valverde L. Conception de cellules bipolaires commutables pour la technologie « Resistive Random Access Memory » . [Masters Thesis]. Université de Sherbrooke; 2015. Available from: http://hdl.handle.net/11143/6041


Université de Sherbrooke

19. Droulers, Gabriel. Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes .

Degree: 2016, Université de Sherbrooke

 Le concept d'automate cellulaire quantique (QCA) introduit en 1993 représente un changement de paradigme dans la microélectronique moderne. Introduite en 1993, cette technologie utilise la… (more)

Subjects/Keywords: Automate cellulaire quantique (QCA); Transistor monoélectronique (SET); Nanodamascène; Barrière tunnel; Blocage de Coulomb; Détection de charge; Ti; TiO[indice inférieur 2]

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Droulers, G. (2016). Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/8380

Chicago Manual of Style (16th Edition):

Droulers, Gabriel. “Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes .” 2016. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/8380.

MLA Handbook (7th Edition):

Droulers, Gabriel. “Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes .” 2016. Web. 18 Jan 2020.

Vancouver:

Droulers G. Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2016. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/8380.

Council of Science Editors:

Droulers G. Conception et fabrication d'un automate cellulaire quantique basé sur un procédé de transistors monoélectroniques métalliques damascènes . [Doctoral Dissertation]. Université de Sherbrooke; 2016. Available from: http://hdl.handle.net/11143/8380


Université de Sherbrooke

20. El Hajjam, Khalil. Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique .

Degree: 2016, Université de Sherbrooke

 Résumé: Aujourd’hui plusieurs obstacles technologiques et limitations physiques s’opposent à la poursuite de la miniaturisation de la technologie CMOS : courants de fuite, effet de(more)

Subjects/Keywords: Dépôt par couche atomique; Couches minces diélectriques high-k; Couches minces diélectriques low-k; Oxydation; Transistor à un électron; Composés de titane; Ingénierie de la jonction tunnel; Intégration BEOL; Atomic layer deposition; High-k dielectric thin films; Low-k dielectric thin films; Oxidation; Double gate single electron transistors; Ttitanium compounds; Tunnel junction engineering; BEOL integration

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

El Hajjam, K. (2016). Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/8508

Chicago Manual of Style (16th Edition):

El Hajjam, Khalil. “Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique .” 2016. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/8508.

MLA Handbook (7th Edition):

El Hajjam, Khalil. “Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique .” 2016. Web. 18 Jan 2020.

Vancouver:

El Hajjam K. Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2016. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/8508.

Council of Science Editors:

El Hajjam K. Ingénierie de jonctions tunnel pour améliorer les performances du transistor mono-électronique métallique . [Doctoral Dissertation]. Université de Sherbrooke; 2016. Available from: http://hdl.handle.net/11143/8508


Université de Sherbrooke

21. Dupuy, Emmanuel. Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m .

Degree: 2010, Université de Sherbrooke

 This thesis focus on the epitaxial growth and optical characterization of diluted InAs/InP(001) quantum dots for the realisation of new nanophotonic devices emitting at 1.55… (more)

Subjects/Keywords: CL; [micro]PL; Reconstructions de surface; MBE; InAs/InP; Boîtes quantiques

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Dupuy, E. (2010). Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/5117

Chicago Manual of Style (16th Edition):

Dupuy, Emmanuel. “Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m .” 2010. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/5117.

MLA Handbook (7th Edition):

Dupuy, Emmanuel. “Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m .” 2010. Web. 18 Jan 2020.

Vancouver:

Dupuy E. Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2010. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/5117.

Council of Science Editors:

Dupuy E. Croissance et spectroscopie de boîtes quantiques diluées d'InAs/InP(001) pour des applications nanophotoniques à 1,55 [micro]m . [Doctoral Dissertation]. Université de Sherbrooke; 2010. Available from: http://savoirs.usherbrooke.ca/handle/11143/5117


Université de Sherbrooke

22. Ayadi, Yosri. 3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors .

Degree: 2017, Université de Sherbrooke

 La forte demande et le besoin d’intégration hétérogène de nouvelles fonctionnalités dans les systèmes mobiles et autonomes, tels que les mémoires, capteurs, et interfaces de(more)

Subjects/Keywords: Single electron transistors; 3D monolithic integration; FET-based gas sensors; Gas sensing; Hydrogen detection; MW-CNT networks; Ultra-low power; FDSOI; Double gate-SET; Double gate-FET; Sensing layer texturing; Transistors monoélectroniques; Intégration 3D monolithique; Capteur de gaz à base de FET; Capteur de gaz; Détection du dihydrogène; Texturation de surface de la couche sensible; Réseaux de MW-CNTs; Ultra-basse consommation

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ayadi, Y. (2017). 3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/10122

Chicago Manual of Style (16th Edition):

Ayadi, Yosri. “3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors .” 2017. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/10122.

MLA Handbook (7th Edition):

Ayadi, Yosri. “3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors .” 2017. Web. 18 Jan 2020.

Vancouver:

Ayadi Y. 3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2017. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/10122.

Council of Science Editors:

Ayadi Y. 3D integration of single electron transistors in the Back-End-Of-Line of 28 nm CMOS technology for the development of ultra-low power sensors . [Doctoral Dissertation]. Université de Sherbrooke; 2017. Available from: http://hdl.handle.net/11143/10122


Université de Sherbrooke

23. Labalette, Marina. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .

Degree: 2018, Université de Sherbrooke

 Les dispositifs mémoires résistives, notamment ceux à base d’oxyde de commutation OxRRAM, se placent parmi les dispositifs mémoires émergentes les plus attractifs pour remplacer les… (more)

Subjects/Keywords: Filière CMOS; Mémoires résistives OxRRAM; Dispositifs CRS; Intégration monolithique BEOL; Caractérisations en mode QS et pulsé; Architecture mémoire haute densité; Configuration 1T1R; Oxide based resistive memories OxRRAM; CRS dispositive; CMOS BEOL; 3D monolithic integration; DC and pulsed electrical characterization; High density of integration; 1T1R configuration

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Labalette, M. (2018). Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/12267

Chicago Manual of Style (16th Edition):

Labalette, Marina. “Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .” 2018. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/12267.

MLA Handbook (7th Edition):

Labalette, Marina. “Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS .” 2018. Web. 18 Jan 2020.

Vancouver:

Labalette M. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2018. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/12267.

Council of Science Editors:

Labalette M. Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS . [Doctoral Dissertation]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/12267


Université de Sherbrooke

24. Quelennec, Aurore. Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique .

Degree: 2018, Université de Sherbrooke

 L’entreprise IBM a lancé en 2014 en partenariat avec l’Université de Sherbrooke, un projet de recherche pour introduire de l’intelligence, c’est-à-dire des capteurs, dans des… (more)

Subjects/Keywords: Matrice de capteurs; Découplage de source; Capteur de température; Capteur d'humidité; Capteur de contrainte; Array of sensors; Separation; Temperature; Moisture; Strain; Flip-chip; Reliability; Fiabilité

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Quelennec, A. (2018). Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/13360

Chicago Manual of Style (16th Edition):

Quelennec, Aurore. “Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique .” 2018. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/13360.

MLA Handbook (7th Edition):

Quelennec, Aurore. “Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique .” 2018. Web. 18 Jan 2020.

Vancouver:

Quelennec A. Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2018. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/13360.

Council of Science Editors:

Quelennec A. Capteurs intégrés pour la fiabilisation des technologies d'encapsulation en microélectronique . [Doctoral Dissertation]. Université de Sherbrooke; 2018. Available from: http://hdl.handle.net/11143/13360


Université de Sherbrooke

25. Ayele, Getenet Tesega. Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors .

Degree: 2019, Université de Sherbrooke

 Le marché des capteurs a récemment connu une croissance spectaculaire alimentée par l'application remarquable de capteurs dans l'électronique de consommation, l'industrie de l'automatisation, les appareils… (more)

Subjects/Keywords: Back end of line (BEOL); Couplage capacitif; CMOS; Fully depleted silicon on insulator (FDSOI); Ion-sensitive field-effect transistor (ISFET); Capteur de pH; Ultrathin body and buried oxide (UTBB); Capacitive coupling; pH sensor

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Ayele, G. T. (2019). Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/15541

Chicago Manual of Style (16th Edition):

Ayele, Getenet Tesega. “Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors .” 2019. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/15541.

MLA Handbook (7th Edition):

Ayele, Getenet Tesega. “Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors .” 2019. Web. 18 Jan 2020.

Vancouver:

Ayele GT. Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2019. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/15541.

Council of Science Editors:

Ayele GT. Developing ultrasensitive and CMOS compatible ISFETs in the BEOL of industrial UTBB FDSOI transistors . [Doctoral Dissertation]. Université de Sherbrooke; 2019. Available from: http://hdl.handle.net/11143/15541


Université de Sherbrooke

26. Tetsit, Emmanuel. Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques.

Degree: 2019, Université de Sherbrooke

 Dans le cadre de l’intégration tridimensionnelle (3D) associée à l’utilisation d’un nombre croissant de circuits intégrés (CIs), le besoin en condensateurs de découplage à forte… (more)

Subjects/Keywords: Condensateurs MIM; Couches minces; Fluides supercritiques; Diélectriques; Ba0.6Sr0.4TiO3; Pulvérisation de jets; Nanofabrication

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Tetsit, E. (2019). Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques. (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/15995

Chicago Manual of Style (16th Edition):

Tetsit, Emmanuel. “Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques. ” 2019. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/15995.

MLA Handbook (7th Edition):

Tetsit, Emmanuel. “Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques. ” 2019. Web. 18 Jan 2020.

Vancouver:

Tetsit E. Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques. [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2019. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/15995.

Council of Science Editors:

Tetsit E. Développement de films minces à base de nanoparticules diélectriques et optimisation de dépôt pour fabriquer des condensateurs de découplage utilisés dans des assemblages à haute densité de modules électroniques. [Doctoral Dissertation]. Université de Sherbrooke; 2019. Available from: http://hdl.handle.net/11143/15995


Université de Sherbrooke

27. Rohrbacher, Claude. Étude cryogénique de nano-structures FD-SOI CMOS .

Degree: 2019, Université de Sherbrooke

 Les qubits à base de spin dans le silicium sont envisagés en tant que candidat pour la fabrication d’un ordinateur quantique. La compatibilité du silicium… (more)

Subjects/Keywords: FD-SOI; CMOS; Boites quantiques en silicium; Silicon quantum dots; Cryogenic electronic; Électronique cryogénique

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Rohrbacher, C. (2019). Étude cryogénique de nano-structures FD-SOI CMOS . (Masters Thesis). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/15999

Chicago Manual of Style (16th Edition):

Rohrbacher, Claude. “Étude cryogénique de nano-structures FD-SOI CMOS .” 2019. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/15999.

MLA Handbook (7th Edition):

Rohrbacher, Claude. “Étude cryogénique de nano-structures FD-SOI CMOS .” 2019. Web. 18 Jan 2020.

Vancouver:

Rohrbacher C. Étude cryogénique de nano-structures FD-SOI CMOS . [Internet] [Masters thesis]. Université de Sherbrooke; 2019. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/15999.

Council of Science Editors:

Rohrbacher C. Étude cryogénique de nano-structures FD-SOI CMOS . [Masters Thesis]. Université de Sherbrooke; 2019. Available from: http://hdl.handle.net/11143/15999


Université de Sherbrooke

28. Maalaoui, Arbi. Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide .

Degree: 2019, Université de Sherbrooke

 Du fait de leurs propriétés électriques remarquables, les nanotubes de carbone (NTCs) à simple paroi suscitent un intérêt croissant pour le développement de capteurs chimiques… (more)

Subjects/Keywords: Diélectrophorèse; Nanotubes de carbone mono paroi; Capteur en milieu liquide; Chemiresistor; Mesure de pH; Dielectrophoresis; Single walled carbon nanotubes; Sensor in liquid medium; Chemiresistor; pH measurement

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Maalaoui, A. (2019). Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide . (Doctoral Dissertation). Université de Sherbrooke. Retrieved from http://hdl.handle.net/11143/14667

Chicago Manual of Style (16th Edition):

Maalaoui, Arbi. “Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide .” 2019. Doctoral Dissertation, Université de Sherbrooke. Accessed January 18, 2020. http://hdl.handle.net/11143/14667.

MLA Handbook (7th Edition):

Maalaoui, Arbi. “Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide .” 2019. Web. 18 Jan 2020.

Vancouver:

Maalaoui A. Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide . [Internet] [Doctoral dissertation]. Université de Sherbrooke; 2019. [cited 2020 Jan 18]. Available from: http://hdl.handle.net/11143/14667.

Council of Science Editors:

Maalaoui A. Étude et caractérisation du positionnement de nanotubes de carbone par diélectrophorèse pour la fabrication de capteurs chimiques en milieu liquide . [Doctoral Dissertation]. Université de Sherbrooke; 2019. Available from: http://hdl.handle.net/11143/14667


Université de Sherbrooke

29. Tastet, Xavier. Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution .

Degree: 2004, Université de Sherbrooke

 Ce mémoire de maîtrise, a pour thème la validation d'un modèle de simulation de l'interaction électrons-matière en rapport avec la microscopie électronique à balayage. Un… (more)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Tastet, X. (2004). Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution . (Masters Thesis). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1257

Chicago Manual of Style (16th Edition):

Tastet, Xavier. “Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution .” 2004. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1257.

MLA Handbook (7th Edition):

Tastet, Xavier. “Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution .” 2004. Web. 18 Jan 2020.

Vancouver:

Tastet X. Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution . [Internet] [Masters thesis]. Université de Sherbrooke; 2004. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1257.

Council of Science Editors:

Tastet X. Validation d'un modèle de simulation d'imagerie par microscopie électronique à balayage par l'étude d'hétérostructures semi-conductrices de très haute résolution . [Masters Thesis]. Université de Sherbrooke; 2004. Available from: http://savoirs.usherbrooke.ca/handle/11143/1257


Université de Sherbrooke

30. Lahkak, Nadia. La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie .

Degree: 2003, Université de Sherbrooke

 L’objet de ce mémoire est l’étude des propriétés optiques et structurales par la technique de cathodoluminescence (CL) de deux types de structures à boîtes quantiques… (more)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lahkak, N. (2003). La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie . (Masters Thesis). Université de Sherbrooke. Retrieved from http://savoirs.usherbrooke.ca/handle/11143/1267

Chicago Manual of Style (16th Edition):

Lahkak, Nadia. “La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie .” 2003. Masters Thesis, Université de Sherbrooke. Accessed January 18, 2020. http://savoirs.usherbrooke.ca/handle/11143/1267.

MLA Handbook (7th Edition):

Lahkak, Nadia. “La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie .” 2003. Web. 18 Jan 2020.

Vancouver:

Lahkak N. La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie . [Internet] [Masters thesis]. Université de Sherbrooke; 2003. [cited 2020 Jan 18]. Available from: http://savoirs.usherbrooke.ca/handle/11143/1267.

Council of Science Editors:

Lahkak N. La caractérisation optique et structurale des structures à boîtes quantiques d'InAs/InP par cathodoluminescence à faible énergie . [Masters Thesis]. Université de Sherbrooke; 2003. Available from: http://savoirs.usherbrooke.ca/handle/11143/1267

[1] [2]

.