Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for +publisher:"Université de Grenoble" +contributor:("Gentil, Pierre"). Showing records 1 – 2 of 2 total matches.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters


Université de Grenoble

1. Benoist, Thomas. Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator.

Degree: Docteur es, Sciences et technologie industrielles, 2012, Université de Grenoble

Dans l’industrie de la micro-électronique, les efforts à fournir pour les nouvelles applications développées deviennent de plus en plus contraignants et difficiles à supporter en terme de coût. Les agressions provenant des décharges électrostatiques (ESD) générées par l’environnement direct sur les puces constituent un facteur important de la chute de rendement et donc des coûts. Ces difficultés s’ajoutent aux limites physiques plus strictes pour fabriquer des transistors lorsque l’on aborde des échelles nanométriques. La technologie Silicium sur Isolant (SOI) a été développée afin de contourner cette difficulté, mais l’intégration des protections ESD limite son émergence du fait de la complexité de la mise au point et du développement d’un réseau de protection pour la puce.L’objectif annoncé de ce travail de recherche, effectué en collaboration entre STMicroelectronics le CEA et l’IMEP est d’évaluer les caractéristiques principales de la technologie pour la protection contre les décharges et de proposer une stratégie innovante de protection adaptée au SOI. En effet, à partir de résultats expérimentaux, nous avons pu constater que l’oxyde enterré, le BOX, limite les performances en robustesse et diminue la fenêtre de conception pour le déclenchement des protections. Pour y remédier, une structure commandée bidirectionnelle a été développée sur PDSOI afin de faciliter la dissipation thermique et améliorer la robustesse. Pour prolonger cette solution sur technologie FDSOI, une étude approfondie sur le thyristor afin a été menée afin de porter cette solution. L’analyse de simulation 3D et de résultats silicium ont permis de proposer une stratégie de protections innovantes pour le thyristor sur FDSOI.

In the microelectronics industry, the fabrication process for advanced technological nodes becomes more and more cumbersome and limiting in terms of cost. The electrostatic discharges (ESD) generated by the direct environment affect the circuits and constitute an important factor for the decrease of the yield and thus result in an increase of the costs. Apart from these difficulties, there are also issues arising from the physical limits of transistor integration when reaching the nanoscale.The Silicon on Insulator (SOI) technology was developed in order to bypass this difficulty. However, the integration of ESD protections limits its emergence due to the development complexity and the protection circuit needed. The goal of this work which was a collaboration between STMicroelectronics, CEA and IMEP was to evaluate the principal characteristics of this technology for electrostatic discharge protection and propose a novel protection strategy adapted for SOI.In fact, we were able to confirm from experimental results that the buried oxide (BOX) limits the performances in terms of robustness and narrows the window of conception for the triggering of the protections. A commanded bidirectional structure was developed on PDSOI and proposed as a solution to facilitate the thermal dissipation and improve the robustness.In order…

Advisors/Committee Members: Gentil, Pierre (thesis director), Cristoloveanu, Sorin (thesis director).

Subjects/Keywords: Protections ESD; PDSOI; FDSOI; TLP; TCAD; IO; Capacité MOS; Diode à grille; Thyristor; Triac; ESD protection; PDSOI; FDSOI; TLP; TCAD; IO; MOS capacitance; Gated Diode; SCR; Triac

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Benoist, T. (2012). Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2012GRENT093

Chicago Manual of Style (16th Edition):

Benoist, Thomas. “Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator.” 2012. Doctoral Dissertation, Université de Grenoble. Accessed December 15, 2019. http://www.theses.fr/2012GRENT093.

MLA Handbook (7th Edition):

Benoist, Thomas. “Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator.” 2012. Web. 15 Dec 2019.

Vancouver:

Benoist T. Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator. [Internet] [Doctoral dissertation]. Université de Grenoble; 2012. [cited 2019 Dec 15]. Available from: http://www.theses.fr/2012GRENT093.

Council of Science Editors:

Benoist T. Conception de protections contre les décharges électrostatiques sur technologie avancée silicium sur isolant : Design of protections against Electrostatic discharges for advanced technologies on Silicon On insulator. [Doctoral Dissertation]. Université de Grenoble; 2012. Available from: http://www.theses.fr/2012GRENT093


Université de Grenoble

2. Boujamaa, Rachid. Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors.

Degree: Docteur es, Nanoélectronique et nanotechnologie, 2013, Université de Grenoble

Cette thèse s'inscrit dans le cadre du développement des technologies CMOS 32/28nm chez STMicroelectronics. Elle porte sur l'étude d'empilements de grille métal/diélectrique high-k élaborés selon une stratégie d'intégration Gate First, où le couple TiN/HfSiON est introduit avec une couche interfaciale SiON et une encapsulation de la grille TiN par du polysilicium. Cette étude s'est principalement focalisée sur l'analyse des interactions entre les différentes couches constituant les empilements, en particulier des additifs lanthane et aluminium, employés pour moduler la tension de seuil Vth des transistors NMOS et PMOS respectivement. Les analyses physico-chimiques réalisées au cours de ces travaux ont permis de mettre en évidence la diffusion en profondeur des éléments La et Al à travers le diélectrique de grille HfSiON sous l'effet du recuit d'activation des dopants à 1065°C. Les résultats obtenus ont montré que ce processus de diffusion entraine une réaction du lanthane et de l'aluminium avec la couche interfaciale de SiON pour former un silicate stable La(ou Al)SiO au profit de la couche de SiON. L'analyse des propriétés électrique des structures MOS a permis de révéler que la présence d'atomes La ou Al proximité de l'interface HfSiON/SiON conduit à la présence d'un dipôle généré à cette interface, qui a pour effet de décaler le travail de sortie effectif de la grille métallique.

This thesis is part of the development of CMOS technologies 32/28nm STMicroelectronics. It focuses on the study of stacks of metal / high-k dielectric prepared by an integration strategy Gate First , where the couple TiN / HfSiON gate is introduced with an interfacial layer SiON and encapsulation of TiN gate polysilicon by . The study was mainly focused on the analysis of interactions between the various layers forming the stacks , in particular lanthanum and aluminum additives , used for modulating the threshold voltage Vth of the PMOS and NMOS transistors respectively . The physico-chemical analyzes in this work helped to highlight the depth distribution of the elements La and Al through the HfSiON gate dielectric under the influence of dopant activation annealing at 1065 ° C. The results obtained showed that this diffusion process causes a reaction of lanthanum and aluminum with the interfacial layer of SiON to form a stable silicate La ( or Al ) SiO benefit of the SiON layer . The analysis of electrical properties of MOS structures revealed that the presence of the atoms near the Al or HfSiON / SiON interface leads to the presence of a dipole generated at this interface , which has the effect of shifting actual output work of the metal gate.

Advisors/Committee Members: Dubourdieu, Catherine (thesis director), Gentil, Pierre (thesis director).

Subjects/Keywords: Oxyde; Forte permittivité; Nanoélectronique; CMOS; Lanthane; Aluminium; Oxide; High permittivity; Nanoelectronics; CMOS; Lanthanum; Aluminum; 620

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Boujamaa, R. (2013). Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors. (Doctoral Dissertation). Université de Grenoble. Retrieved from http://www.theses.fr/2013GRENT100

Chicago Manual of Style (16th Edition):

Boujamaa, Rachid. “Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors.” 2013. Doctoral Dissertation, Université de Grenoble. Accessed December 15, 2019. http://www.theses.fr/2013GRENT100.

MLA Handbook (7th Edition):

Boujamaa, Rachid. “Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors.” 2013. Web. 15 Dec 2019.

Vancouver:

Boujamaa R. Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors. [Internet] [Doctoral dissertation]. Université de Grenoble; 2013. [cited 2019 Dec 15]. Available from: http://www.theses.fr/2013GRENT100.

Council of Science Editors:

Boujamaa R. Caractérisations physico-chimiques et électriques d’empilements de couches d’oxyde à forte permittivité (high-k) / grille métallique pour l’ajustement du travail effectif de la grille : application aux nouvelles générations de transistors : Study of manufacturing processes and physicochemical characterization of oxides layers with high dielectric constant : application for new generations of transistors. [Doctoral Dissertation]. Université de Grenoble; 2013. Available from: http://www.theses.fr/2013GRENT100

.