Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for +publisher:"Université Pierre et Marie Curie – Paris VI" +contributor:("Greiner, Alain"). Showing records 1 – 6 of 6 total matches.

Search Limiters

Last 2 Years | English Only

No search limiters apply to these results.

▼ Search Limiters

1. Fuguet Tortolero, César. Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures.

Degree: Docteur es, Informatique, 2015, Université Pierre et Marie Curie – Paris VI

L'augmentation continue de la puissance de calcul requise par les applications telles que la cryptographie, la simulation, ou le traitement du signal a fait évoluer… (more)

Subjects/Keywords: Pannes franches; Many-Core; Localisation de pannes; Reconfiguration; Algorithmique distribuée; Réseau-Sur-Puce; Démarrage du processeur; Many-core; Fault-tolerance; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Fuguet Tortolero, C. (2015). Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2015PA066462

Chicago Manual of Style (16th Edition):

Fuguet Tortolero, César. “Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures.” 2015. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2015PA066462.

MLA Handbook (7th Edition):

Fuguet Tortolero, César. “Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures.” 2015. Web. 06 Dec 2019.

Vancouver:

Fuguet Tortolero C. Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2015. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2015PA066462.

Council of Science Editors:

Fuguet Tortolero C. Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur « many-core » à mémoire partagée cohérente : Introduction of Fault-Tolerance Mechanisms for Permanent Failures in Coherent Shared-Memory Many-Core Architectures. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2015. Available from: http://www.theses.fr/2015PA066462

2. Zine Elabidine, Khouloud. Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping.

Degree: Docteur es, Informatique, 2014, Université Pierre et Marie Curie – Paris VI

Depuis quelques années, les systèmes embarqués n’ont pas cessé d’évoluer. Cette évolution a conduit à des circuits de plus en plus complexes pouvant comporter plusieurs… (more)

Subjects/Keywords: MPSOC; Prototypage virtuel; Consommation énergétique; Exploration architecturale; Modélisation; Activités fonctionnelles; SoC (System on Chip); Power consumption constraint; 003.3

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Zine Elabidine, K. (2014). Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066669

Chicago Manual of Style (16th Edition):

Zine Elabidine, Khouloud. “Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2014PA066669.

MLA Handbook (7th Edition):

Zine Elabidine, Khouloud. “Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping.” 2014. Web. 06 Dec 2019.

Vancouver:

Zine Elabidine K. Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2014PA066669.

Council of Science Editors:

Zine Elabidine K. Méthode de prototypage virtuel permettant l'évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce : Early design power estimation method for multiprocessor system on chip, based on SystemC prototyping. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066669

3. Almaless, Ghassan. Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores.

Degree: Docteur es, Informatique, 2014, Université Pierre et Marie Curie – Paris VI

 De nos jours, des processeurs à mémoire partagée cohérente ayant jusqu’à 100 coresintégrés sur la même puce sont une réalité et des processeurs many-cores ayant… (more)

Subjects/Keywords: Almos; Système d'exploitation; Distribué; Many-Cores; Cc-Numa; Scalabilité; Advanced Locality Management Operating System; Operating system; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Almaless, G. (2014). Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2014PA066587

Chicago Manual of Style (16th Edition):

Almaless, Ghassan. “Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores.” 2014. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2014PA066587.

MLA Handbook (7th Edition):

Almaless, Ghassan. “Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores.” 2014. Web. 06 Dec 2019.

Vancouver:

Almaless G. Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2014PA066587.

Council of Science Editors:

Almaless G. Operating System Design and Implementation for Single-Chip cc-NUMA Many-Core : Conception et réalisation d’un système d’exploitation pour des processeurs many-cores. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2014. Available from: http://www.theses.fr/2014PA066587

4. Dévigne, Clément. Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture.

Degree: Docteur es, Informatique, 2017, Université Pierre et Marie Curie – Paris VI

Les architectures manycore, qui comprennent un grand nombre de cœurs, sont un moyen de répondre à l'augmentation continue de la quantité de données numériques à… (more)

Subjects/Keywords: Virtualisation; Sécurité; Architecture manycore; Hyperviseur; Isolation; Virtualization; Security; Manycore architecture; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Dévigne, C. (2017). Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2017PA066138

Chicago Manual of Style (16th Edition):

Dévigne, Clément. “Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture.” 2017. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2017PA066138.

MLA Handbook (7th Edition):

Dévigne, Clément. “Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture.” 2017. Web. 06 Dec 2019.

Vancouver:

Dévigne C. Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2017. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2017PA066138.

Council of Science Editors:

Dévigne C. Exécution sécurisée de plusieurs machines virtuelles sur une plateforme Manycore : Executing secured virtual machines within a Manycore architecture. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2017. Available from: http://www.theses.fr/2017PA066138

5. Karaoui, Mohamed Lamine. Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures.

Degree: Docteur es, Informatique, 2016, Université Pierre et Marie Curie – Paris VI

Cette thèse porte sur l'étude des problèmes posés par l'implémentation d'un système de fichiers passant à l'échelle, pour un noyau de type UNIX sur une… (more)

Subjects/Keywords: Système d'exploitation; Architecture manycores; Scalabilité; Parallélisme; Système de fichiers; Consommation énergétique; File system; Manycore architecture; Energy-efficient; 004.2

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Karaoui, M. L. (2016). Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2016PA066186

Chicago Manual of Style (16th Edition):

Karaoui, Mohamed Lamine. “Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures.” 2016. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2016PA066186.

MLA Handbook (7th Edition):

Karaoui, Mohamed Lamine. “Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures.” 2016. Web. 06 Dec 2019.

Vancouver:

Karaoui ML. Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2016. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2016PA066186.

Council of Science Editors:

Karaoui ML. Système de fichiers scalable pour architectures many-cores à faible empreinte énergétique : Scalable file system for energy-efficient manycore architectures. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2016. Available from: http://www.theses.fr/2016PA066186

6. Liu, Hao. Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors.

Degree: Docteur es, Informatique, 2016, Université Pierre et Marie Curie – Paris VI

L'architecture TSAR (Tera-Scale ARchitecture) développée conjointement par BULL, le Lip6 et le CEA-LETI est une architecture manycore CC-NUMA extensible jusqu'à 1024 cœurs. Le protocole de… (more)

Subjects/Keywords: Manycore; Cohérence des caches; Écriture immédiate; Écriture différée; Tlb; Manycore; Cache coherence; Write-back policy; 004

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Liu, H. (2016). Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors. (Doctoral Dissertation). Université Pierre et Marie Curie – Paris VI. Retrieved from http://www.theses.fr/2016PA066059

Chicago Manual of Style (16th Edition):

Liu, Hao. “Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors.” 2016. Doctoral Dissertation, Université Pierre et Marie Curie – Paris VI. Accessed December 06, 2019. http://www.theses.fr/2016PA066059.

MLA Handbook (7th Edition):

Liu, Hao. “Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors.” 2016. Web. 06 Dec 2019.

Vancouver:

Liu H. Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors. [Internet] [Doctoral dissertation]. Université Pierre et Marie Curie – Paris VI; 2016. [cited 2019 Dec 06]. Available from: http://www.theses.fr/2016PA066059.

Council of Science Editors:

Liu H. Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation. : Scalable cache coherence protocols for energy-efficient shared memory manycore processors. [Doctoral Dissertation]. Université Pierre et Marie Curie – Paris VI; 2016. Available from: http://www.theses.fr/2016PA066059

.