Advanced search options

Advanced Search Options 🞨

Browse by author name (“Author name starts with…”).

Find ETDs with:

in
/  
in
/  
in
/  
in

Written in Published in Earliest date Latest date

Sorted by

Results per page:

Sorted by: relevance · author · university · dateNew search

You searched for +publisher:"Universidade Estadual de Campinas" +contributor:("Rigo, Sandro"). Showing records 1 – 30 of 38 total matches.

[1] [2]

Search Limiters

Last 2 Years | English Only

▼ Search Limiters


Universidade Estadual de Campinas

1. Falcão, Tiago Rezende Campos, 1987-. Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 .

Degree: 2017, Universidade Estadual de Campinas

 Resumo: A simulação é uma etapa importante no desenvolvimento de sistemas computacionais; nesta, a corretude, comportamento e desempenho do sistema em desenvolvimento são avaliados. SystemC… (more)

Subjects/Keywords: Simulação (Computadores); SystemC; Programação paralela (Computação); Hardware - Engenharia de sistemas; Arquitetura de computador; Sistemas embutidos de computador

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Falcão, Tiago Rezende Campos, 1. (2017). Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/321992

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Falcão, Tiago Rezende Campos, 1987-. “Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 .” 2017. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/321992.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Falcão, Tiago Rezende Campos, 1987-. “Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 .” 2017. Web. 04 Aug 2020.

Vancouver:

Falcão, Tiago Rezende Campos 1. Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 . [Internet] [Thesis]. Universidade Estadual de Campinas; 2017. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/321992.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Falcão, Tiago Rezende Campos 1. Concurrent SystemC TLM-2 simulations = Simulações concorrentes em SystemC TLM-2 . [Thesis]. Universidade Estadual de Campinas; 2017. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/321992

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

2. Garcia, Leonardo Augusto Guimarães, 1981-. Análise e estudo de desempenho e consumo de energia de memórias transacionais em software .

Degree: 2013, Universidade Estadual de Campinas

 Resumo: A evolução das arquiteturas de computadores nos últimos anos, com a considerável introdução de processadores com vários núcleos e computadores com vários processadores, inclusive… (more)

Subjects/Keywords: Memória transacional; Software - Desempenho; Energia - Consumo

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Garcia, Leonardo Augusto Guimarães, 1. (2013). Análise e estudo de desempenho e consumo de energia de memórias transacionais em software . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275619

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Garcia, Leonardo Augusto Guimarães, 1981-. “Análise e estudo de desempenho e consumo de energia de memórias transacionais em software .” 2013. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275619.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Garcia, Leonardo Augusto Guimarães, 1981-. “Análise e estudo de desempenho e consumo de energia de memórias transacionais em software .” 2013. Web. 04 Aug 2020.

Vancouver:

Garcia, Leonardo Augusto Guimarães 1. Análise e estudo de desempenho e consumo de energia de memórias transacionais em software . [Internet] [Thesis]. Universidade Estadual de Campinas; 2013. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275619.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Garcia, Leonardo Augusto Guimarães 1. Análise e estudo de desempenho e consumo de energia de memórias transacionais em software . [Thesis]. Universidade Estadual de Campinas; 2013. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275619

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

3. Guedes, Marcelo, 1985-. Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura .

Degree: 2012, Universidade Estadual de Campinas

 Resumo: A dissertação apresenta acSynth, um conjunto de ferramentas integradas que tem por objetivo fornecer uma plataforma aberta de desenvolvimento e síntese de projetos a… (more)

Subjects/Keywords: Simulação (Computadores digitais); Arquitetura de computador; Energia - Consumo; Sistemas embutidos de computador

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Guedes, Marcelo, 1. (2012). Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275645

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Guedes, Marcelo, 1985-. “Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura .” 2012. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275645.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Guedes, Marcelo, 1985-. “Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura .” 2012. Web. 04 Aug 2020.

Vancouver:

Guedes, Marcelo 1. Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura . [Internet] [Thesis]. Universidade Estadual de Campinas; 2012. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275645.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Guedes, Marcelo 1. Uma abordagem em ArchC para caracterização e desenvolvimento de processadores em nível de arquitetura . [Thesis]. Universidade Estadual de Campinas; 2012. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275645

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

4. Gomes, Gabriel Ferreira Teles, 1985-. Indirect branch emulation techniques in virtual machines .

Degree: 2014, Universidade Estadual de Campinas

 Resumo: Tradução dinâmica de binários é uma técnica de emulação comumente utilizada na implementação de máquinas virtuais. Neste contexto, a emulação de saltos indiretos é… (more)

Subjects/Keywords: Sistemas de computação; Máquinas virtuais; Tradução binária dinâmica

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Gomes, Gabriel Ferreira Teles, 1. (2014). Indirect branch emulation techniques in virtual machines . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275506

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Gomes, Gabriel Ferreira Teles, 1985-. “Indirect branch emulation techniques in virtual machines .” 2014. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275506.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Gomes, Gabriel Ferreira Teles, 1985-. “Indirect branch emulation techniques in virtual machines .” 2014. Web. 04 Aug 2020.

Vancouver:

Gomes, Gabriel Ferreira Teles 1. Indirect branch emulation techniques in virtual machines . [Internet] [Thesis]. Universidade Estadual de Campinas; 2014. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275506.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Gomes, Gabriel Ferreira Teles 1. Indirect branch emulation techniques in virtual machines . [Thesis]. Universidade Estadual de Campinas; 2014. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275506

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

5. Kronbauer, Fernando André. Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software .

Degree: 2009, Universidade Estadual de Campinas

 Resumo: Enquanto que arquiteturas paralelas vão se tornando cada vez mais comuns na indústria de computação mais e mais programadores precisam escrever programas paralelos e… (more)

Subjects/Keywords: Memória transacional; Arquitetura de computador; Prototipagem rápida; Simulação (Computadores); Controle de concorrência

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Kronbauer, F. A. (2009). Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/276161

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Kronbauer, Fernando André. “Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software .” 2009. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/276161.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Kronbauer, Fernando André. “Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software .” 2009. Web. 04 Aug 2020.

Vancouver:

Kronbauer FA. Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software . [Internet] [Thesis]. Universidade Estadual de Campinas; 2009. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276161.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Kronbauer FA. Memorias transacionais : prototipagem e simulação de implementações em hardware e uma caracterização para o problema de gerenciamento de contenção em software . [Thesis]. Universidade Estadual de Campinas; 2009. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276161

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

6. Firmino, Raoni Fassina. Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E.

Degree: 2010, Universidade Estadual de Campinas

 Resumo: Esta dissertação concentra-se no atual momento de transição entre as atuais e as novas arquiteturas de processadores, oferecendo uma alternativa para minimizar o impacto… (more)

Subjects/Keywords: Java (Linguagem de programação de computador); Arquitetura de computador; Processadores multicore

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Firmino, R. F. (2010). Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E. (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275793

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Firmino, Raoni Fassina. “Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E. ” 2010. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275793.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Firmino, Raoni Fassina. “Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E. ” 2010. Web. 04 Aug 2020.

Vancouver:

Firmino RF. Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E. [Internet] [Thesis]. Universidade Estadual de Campinas; 2010. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275793.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Firmino RF. Melhoria de desempenho da máquina virtual Java na plataforma Cell B.E. [Thesis]. Universidade Estadual de Campinas; 2010. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275793

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

7. Hoyos, Francisco Rafael Lorenzo. Um modelo de execução para Java no processador Cell BE .

Degree: 2009, Universidade Estadual de Campinas

 Resumo: O Cell Broadand Engine (Cell BE) é um processador com arquitetura de múltiplos núcleos heterogêneos, voltado para o uso em aplicações de alto desempenho.… (more)

Subjects/Keywords: Java (Linguagem de programação de computador); Framework (Programa de computador); Arquitetura de computador; Processadores multicore

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hoyos, F. R. L. (2009). Um modelo de execução para Java no processador Cell BE . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275840

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Hoyos, Francisco Rafael Lorenzo. “Um modelo de execução para Java no processador Cell BE .” 2009. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275840.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Hoyos, Francisco Rafael Lorenzo. “Um modelo de execução para Java no processador Cell BE .” 2009. Web. 04 Aug 2020.

Vancouver:

Hoyos FRL. Um modelo de execução para Java no processador Cell BE . [Internet] [Thesis]. Universidade Estadual de Campinas; 2009. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275840.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Hoyos FRL. Um modelo de execução para Java no processador Cell BE . [Thesis]. Universidade Estadual de Campinas; 2009. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275840

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

8. Goldstein, Felipe Portavales. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache .

Degree: 2010, Universidade Estadual de Campinas

 Resumo: A adoção de processadores com múltiplos núcleos pela indústria, levou à necessidade de novas técnicas para facilitar a programação de software paralelo. A técnica… (more)

Subjects/Keywords: Memória cache; Memória hierárquica (Computação); Processadores multicore; Arquitetura de computador

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Goldstein, F. P. (2010). Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275780

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Goldstein, Felipe Portavales. “Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache .” 2010. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275780.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Goldstein, Felipe Portavales. “Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache .” 2010. Web. 04 Aug 2020.

Vancouver:

Goldstein FP. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache . [Internet] [Thesis]. Universidade Estadual de Campinas; 2010. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275780.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Goldstein FP. Um modelo de memória transacional para arquiteturas heterogêneas baseado em software Cache . [Thesis]. Universidade Estadual de Campinas; 2010. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275780

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

9. Hato, Mario Mikio, 1987-. Análise de desempenho e otimização dos simuladores ArchC .

Degree: 2017, Universidade Estadual de Campinas

 Resumo: Geração automática possui a grande vantagem de automatizar um processo, reduzir o tempo que seria gasto nesta etapa e evitar que erros comuns aconteçam.… (more)

Subjects/Keywords: Arquitetura de computador; Hardware - Linguagens descritivas - Métodos de simulação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Hato, Mario Mikio, 1. (2017). Análise de desempenho e otimização dos simuladores ArchC . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/322003

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Hato, Mario Mikio, 1987-. “Análise de desempenho e otimização dos simuladores ArchC .” 2017. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/322003.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Hato, Mario Mikio, 1987-. “Análise de desempenho e otimização dos simuladores ArchC .” 2017. Web. 04 Aug 2020.

Vancouver:

Hato, Mario Mikio 1. Análise de desempenho e otimização dos simuladores ArchC . [Internet] [Thesis]. Universidade Estadual de Campinas; 2017. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/322003.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Hato, Mario Mikio 1. Análise de desempenho e otimização dos simuladores ArchC . [Thesis]. Universidade Estadual de Campinas; 2017. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/322003

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

10. Almeida, Henrique Dante de, 1982-. Implementação de cache no projeto ArchC .

Degree: 2012, Universidade Estadual de Campinas

 Resumo: O projeto ArchC visa criar uma linguagem de descrição de arquiteturas, com o objetivo de se construir simuladores e toolchains de arquiteturas computacionais completas.… (more)

Subjects/Keywords: Sistema de computação; Arquitetura de computador; Memória cache

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Almeida, Henrique Dante de, 1. (2012). Implementação de cache no projeto ArchC . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275701

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Almeida, Henrique Dante de, 1982-. “Implementação de cache no projeto ArchC .” 2012. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275701.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Almeida, Henrique Dante de, 1982-. “Implementação de cache no projeto ArchC .” 2012. Web. 04 Aug 2020.

Vancouver:

Almeida, Henrique Dante de 1. Implementação de cache no projeto ArchC . [Internet] [Thesis]. Universidade Estadual de Campinas; 2012. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275701.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Almeida, Henrique Dante de 1. Implementação de cache no projeto ArchC . [Thesis]. Universidade Estadual de Campinas; 2012. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275701

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

11. Cardoso, Rogerio Alves, 1982-. Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC .

Degree: 2015, Universidade Estadual de Campinas

 Resumo: Com o aumento da complexidade dos sistemas eletrônicos, novos desafios foram surgindo na fase de projeto desses sistemas; assim, os requisitos de projeto estão… (more)

Subjects/Keywords: Simulação (Computadores digitais); Arquitetura de computador; Sistemas embutidos de computador

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Cardoso, Rogerio Alves, 1. (2015). Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275549

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Cardoso, Rogerio Alves, 1982-. “Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC .” 2015. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275549.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Cardoso, Rogerio Alves, 1982-. “Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC .” 2015. Web. 04 Aug 2020.

Vancouver:

Cardoso, Rogerio Alves 1. Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC . [Internet] [Thesis]. Universidade Estadual de Campinas; 2015. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275549.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Cardoso, Rogerio Alves 1. Desafios no desenvolvimento de plataformas capazes de executar sistemas operacionais utilizando o ArchC . [Thesis]. Universidade Estadual de Campinas; 2015. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275549

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

12. Garcia, Maxiwell Salvador, 1986-. Um simulador compilado dinâmico para o ArchC .

Degree: 2011, Universidade Estadual de Campinas

 Resumo: O simulador é uma das ferramentas mais importantes para o desenvolvimento de uma nova arquitetura computacional. Entre as vantagens que ele apresenta destacam-se a… (more)

Subjects/Keywords: Arquitetura de computador; Simulação (Computadores); Hardware - Linguagens descritivas

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Garcia, Maxiwell Salvador, 1. (2011). Um simulador compilado dinâmico para o ArchC . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275717

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Garcia, Maxiwell Salvador, 1986-. “Um simulador compilado dinâmico para o ArchC .” 2011. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275717.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Garcia, Maxiwell Salvador, 1986-. “Um simulador compilado dinâmico para o ArchC .” 2011. Web. 04 Aug 2020.

Vancouver:

Garcia, Maxiwell Salvador 1. Um simulador compilado dinâmico para o ArchC . [Internet] [Thesis]. Universidade Estadual de Campinas; 2011. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275717.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Garcia, Maxiwell Salvador 1. Um simulador compilado dinâmico para o ArchC . [Thesis]. Universidade Estadual de Campinas; 2011. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275717

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

13. Faveri, Rodrigo Richard Cantos. Viabilizando a simulação multi-threaded para modelos escritos em SystemC .

Degree: 2010, Universidade Estadual de Campinas

 Resumo: SystemC é uma linguagem de desenvolvimento de sistemas de hardware como, por exemplo, os modelos arquiteturais SoC (Systems-on-Chip) e, em conjunto com a biblioteca… (more)

Subjects/Keywords: SystemC; Multiprocessadores; Simulação (Computadores); Hardware - Arquitetura

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Faveri, R. R. C. (2010). Viabilizando a simulação multi-threaded para modelos escritos em SystemC . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275762

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Faveri, Rodrigo Richard Cantos. “Viabilizando a simulação multi-threaded para modelos escritos em SystemC .” 2010. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275762.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Faveri, Rodrigo Richard Cantos. “Viabilizando a simulação multi-threaded para modelos escritos em SystemC .” 2010. Web. 04 Aug 2020.

Vancouver:

Faveri RRC. Viabilizando a simulação multi-threaded para modelos escritos em SystemC . [Internet] [Thesis]. Universidade Estadual de Campinas; 2010. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275762.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Faveri RRC. Viabilizando a simulação multi-threaded para modelos escritos em SystemC . [Thesis]. Universidade Estadual de Campinas; 2010. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275762

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

14. Lucas, Divino César Soares, 1985-. Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais .

Degree: 2013, Universidade Estadual de Campinas

 Resumo: Máquinas virtuais (MVs) são sistemas que se propõem a eliminar a incompatibilidade entre duas, em geral diferentes, interfaces e dessa forma habilitar a comunicação… (more)

Subjects/Keywords: Sistemas de computação virtual; Compiladores (Programas de computador); Arquitetura de computador

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lucas, Divino César Soares, 1. (2013). Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275628

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Lucas, Divino César Soares, 1985-. “Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais .” 2013. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275628.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Lucas, Divino César Soares, 1985-. “Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais .” 2013. Web. 04 Aug 2020.

Vancouver:

Lucas, Divino César Soares 1. Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais . [Internet] [Thesis]. Universidade Estadual de Campinas; 2013. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275628.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Lucas, Divino César Soares 1. Modeling the performance impact of hot code misprediction in Cross-ISA virtual machines = Modelagem do impacto de erros de predição de código quente no desempenho de máquinas virtuais . [Thesis]. Universidade Estadual de Campinas; 2013. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275628

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

15. Vieira, Cristianno Martins. Paralelização automática de laços para arquiteturas multicore .

Degree: 2010, Universidade Estadual de Campinas

 Resumo: Embora muitos programas possuam uma forma regular de paralelismo, que pode ser expressa em termos de laços paralelos, muitos exemplos importantes não a possuem.… (more)

Subjects/Keywords: Processadores multicore; Arquitetura de computador; Politopicos

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Vieira, C. M. (2010). Paralelização automática de laços para arquiteturas multicore . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275769

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Vieira, Cristianno Martins. “Paralelização automática de laços para arquiteturas multicore .” 2010. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275769.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Vieira, Cristianno Martins. “Paralelização automática de laços para arquiteturas multicore .” 2010. Web. 04 Aug 2020.

Vancouver:

Vieira CM. Paralelização automática de laços para arquiteturas multicore . [Internet] [Thesis]. Universidade Estadual de Campinas; 2010. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275769.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Vieira CM. Paralelização automática de laços para arquiteturas multicore . [Thesis]. Universidade Estadual de Campinas; 2010. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275769

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

16. Zinsly, Raphael Moreira, 1989-. Técnicas de formação de regiões para projetos de máquinas virtuais eficientes .

Degree: 2013, Universidade Estadual de Campinas

 Resumo: O resumo poderá ser visualizado no texto completo da tese digital; Abstract: The complete abstract is available with the full electronic document Advisors/Committee Members:… (more)

Subjects/Keywords: Arquitetura de computador; Compiladores (Programas de computador); Máquinas virtuais; Sistemas de computação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Zinsly, Raphael Moreira, 1. (2013). Técnicas de formação de regiões para projetos de máquinas virtuais eficientes . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275615

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Zinsly, Raphael Moreira, 1989-. “Técnicas de formação de regiões para projetos de máquinas virtuais eficientes .” 2013. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275615.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Zinsly, Raphael Moreira, 1989-. “Técnicas de formação de regiões para projetos de máquinas virtuais eficientes .” 2013. Web. 04 Aug 2020.

Vancouver:

Zinsly, Raphael Moreira 1. Técnicas de formação de regiões para projetos de máquinas virtuais eficientes . [Internet] [Thesis]. Universidade Estadual de Campinas; 2013. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275615.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Zinsly, Raphael Moreira 1. Técnicas de formação de regiões para projetos de máquinas virtuais eficientes . [Thesis]. Universidade Estadual de Campinas; 2013. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275615

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

17. Santos, Flávia de Oliveira, 1986-. MediaBox : uma plataforma baseada em NoCs para aplicações multimídia .

Degree: 2013, Universidade Estadual de Campinas

 Resumo: Arquiteturas tradicionais para sistemas modernos consistem em SoCs com múltiplos processadores integrados em um único chip conhecidos como MPSoCs. A maioria dos IPs de(more)

Subjects/Keywords: Arquitetura de computador; Sistemas de computação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Santos, Flávia de Oliveira, 1. (2013). MediaBox : uma plataforma baseada em NoCs para aplicações multimídia . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275649

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Santos, Flávia de Oliveira, 1986-. “MediaBox : uma plataforma baseada em NoCs para aplicações multimídia .” 2013. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275649.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Santos, Flávia de Oliveira, 1986-. “MediaBox : uma plataforma baseada em NoCs para aplicações multimídia .” 2013. Web. 04 Aug 2020.

Vancouver:

Santos, Flávia de Oliveira 1. MediaBox : uma plataforma baseada em NoCs para aplicações multimídia . [Internet] [Thesis]. Universidade Estadual de Campinas; 2013. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275649.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Santos, Flávia de Oliveira 1. MediaBox : uma plataforma baseada em NoCs para aplicações multimídia . [Thesis]. Universidade Estadual de Campinas; 2013. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275649

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

18. Pereira, Marcio Machado, 1959-. Scheduling and serialization techniques for transactional memories .

Degree: 2015, Universidade Estadual de Campinas

 Resumo: Nos últimos anos, Memórias Transacionais (Transactional Memories ¿ TMs) têm-se mostrado um modelo de programação paralela que combina, de forma eficaz, a melhoria de(more)

Subjects/Keywords: Memória transacional; Programação paralela (Computação); Processamento paralelo (Computadores); Programação (Computadores)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Pereira, Marcio Machado, 1. (2015). Scheduling and serialization techniques for transactional memories . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275547

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Pereira, Marcio Machado, 1959-. “Scheduling and serialization techniques for transactional memories .” 2015. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275547.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Pereira, Marcio Machado, 1959-. “Scheduling and serialization techniques for transactional memories .” 2015. Web. 04 Aug 2020.

Vancouver:

Pereira, Marcio Machado 1. Scheduling and serialization techniques for transactional memories . [Internet] [Thesis]. Universidade Estadual de Campinas; 2015. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275547.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Pereira, Marcio Machado 1. Scheduling and serialization techniques for transactional memories . [Thesis]. Universidade Estadual de Campinas; 2015. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275547

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

19. Auler, Rafael, 1986-. OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido .

Degree: 2016, Universidade Estadual de Campinas

 Resumo: OpenISA é concebido como a interface de processadores que pretendem ser altamente flexíveis. Isto é conseguido por meio de três estratégias: em primeiro lugar,… (more)

Subjects/Keywords: Máquinas virtuais; Interpretadores (Programas de computador); Computadores com conjunto de instruções reduzido; Microprocessadores - Projetos e construção; Compiladores (Programas de computador)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Auler, Rafael, 1. (2016). OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/321186

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Auler, Rafael, 1986-. “OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido .” 2016. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/321186.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Auler, Rafael, 1986-. “OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido .” 2016. Web. 04 Aug 2020.

Vancouver:

Auler, Rafael 1. OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido . [Internet] [Thesis]. Universidade Estadual de Campinas; 2016. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/321186.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Auler, Rafael 1. OpenISA, a hybrid ISA : OpenISA, um conjunto de instruções híbrido . [Thesis]. Universidade Estadual de Campinas; 2016. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/321186

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

20. Albertini, Bruno de Carvalho, 1980-. Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração .

Degree: 2011, Universidade Estadual de Campinas

 Resumo: A crescente complexidade das descrições de hardware em alto nível tem motivado a criação de metodologias de desenvolvimento por vários anos, sendo o mais… (more)

Subjects/Keywords: Depuração na computação; Reflexão (Computação); Arquitetura de computador; Hardware - Engenharia de sistemas

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Albertini, Bruno de Carvalho, 1. (2011). Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275705

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Albertini, Bruno de Carvalho, 1980-. “Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração .” 2011. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275705.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Albertini, Bruno de Carvalho, 1980-. “Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração .” 2011. Web. 04 Aug 2020.

Vancouver:

Albertini, Bruno de Carvalho 1. Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração . [Internet] [Thesis]. Universidade Estadual de Campinas; 2011. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275705.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Albertini, Bruno de Carvalho 1. Metodologias de suporte a verificação e análise de modelos de plataformas em alto nível de abstração . [Thesis]. Universidade Estadual de Campinas; 2011. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275705

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

21. Gallo Filho, Roberto Alves, 1978-. Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware .

Degree: 2012, Universidade Estadual de Campinas

 Resumo A concepção de sistemas seguros demanda tratamento holístico, global. A razão é que a mera composição de componentes individualmente seguros não garante a segurança… (more)

Subjects/Keywords: Arquitetura de computador - Medidas de segurança; Proteção de dados; Tecnologia da informação - Medidas de segurança; Redes de computadores - Medidas de segurança; Sistemas de segurança

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Gallo Filho, Roberto Alves, 1. (2012). Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275683

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Gallo Filho, Roberto Alves, 1978-. “Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware .” 2012. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275683.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Gallo Filho, Roberto Alves, 1978-. “Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware .” 2012. Web. 04 Aug 2020.

Vancouver:

Gallo Filho, Roberto Alves 1. Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware . [Internet] [Thesis]. Universidade Estadual de Campinas; 2012. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275683.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Gallo Filho, Roberto Alves 1. Um framework para desenvolvimento e implementação de sistemas seguros baseados em hardware . [Thesis]. Universidade Estadual de Campinas; 2012. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275683

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

22. Nicácio, Daniel Henricus de Knegt Dutra, 1984-. LUTS : a Light-Weight User-Level Transaction Scheduler .

Degree: 2012, Universidade Estadual de Campinas

 Resumo: Sistemas de Memória Transacional em Software (MTS) têm sido usados como uma abordagem para melhorar o desempenho ao permitir a execução concorrente de blocos… (more)

Subjects/Keywords: Memória transacional; Programação paralela (Computação); Arquitetura de computador; Linguagem de programação (Computadores)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Nicácio, Daniel Henricus de Knegt Dutra, 1. (2012). LUTS : a Light-Weight User-Level Transaction Scheduler . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275651

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Nicácio, Daniel Henricus de Knegt Dutra, 1984-. “LUTS : a Light-Weight User-Level Transaction Scheduler .” 2012. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275651.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Nicácio, Daniel Henricus de Knegt Dutra, 1984-. “LUTS : a Light-Weight User-Level Transaction Scheduler .” 2012. Web. 04 Aug 2020.

Vancouver:

Nicácio, Daniel Henricus de Knegt Dutra 1. LUTS : a Light-Weight User-Level Transaction Scheduler . [Internet] [Thesis]. Universidade Estadual de Campinas; 2012. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275651.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Nicácio, Daniel Henricus de Knegt Dutra 1. LUTS : a Light-Weight User-Level Transaction Scheduler . [Thesis]. Universidade Estadual de Campinas; 2012. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275651

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

23. Piga, Leonardo de Paula Rosa, 1985-. Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados .

Degree: 2013, Universidade Estadual de Campinas

 Resumo: Para acompanhar uma demanda crescente pelos recursos computacionais, empresas de TI precisaram construir instalações que comportam centenas de milhares de computadores chamadas centro de(more)

Subjects/Keywords: Arquitetura de computador; Centros de processamento de dados; Macromodelagem de potência; World Wide Web (Sistema de recuperação da informação) - Servidores; Energia elétrica - Conservação

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Piga, Leonardo de Paula Rosa, 1. (2013). Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275608

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Piga, Leonardo de Paula Rosa, 1985-. “Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados .” 2013. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275608.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Piga, Leonardo de Paula Rosa, 1985-. “Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados .” 2013. Web. 04 Aug 2020.

Vancouver:

Piga, Leonardo de Paula Rosa 1. Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados . [Internet] [Thesis]. Universidade Estadual de Campinas; 2013. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275608.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Piga, Leonardo de Paula Rosa 1. Modeling, characterization, and optimization of web server power in data centers = Modelagem, caracterização e otimização de potência em centro de dados . [Thesis]. Universidade Estadual de Campinas; 2013. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275608

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

24. Moreira, João Batista Corrêa Gomes, 1985-. Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo .

Degree: 2016, Universidade Estadual de Campinas

 Resumo: Ataques de sequestro de controle de fluxo são uma ameaça aos sistemas computacionais conhecida desde os anos 80. Estes ataques tipicamente acontecem através de(more)

Subjects/Keywords: Sistemas de segurança; Compiladores (Programas de computador); Sistemas operacionais (Computadores)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Moreira, João Batista Corrêa Gomes, 1. (2016). Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/330966

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Moreira, João Batista Corrêa Gomes, 1985-. “Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo .” 2016. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/330966.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Moreira, João Batista Corrêa Gomes, 1985-. “Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo .” 2016. Web. 04 Aug 2020.

Vancouver:

Moreira, João Batista Corrêa Gomes 1. Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo . [Internet] [Thesis]. Universidade Estadual de Campinas; 2016. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330966.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Moreira, João Batista Corrêa Gomes 1. Protection mechanisms against control-flow hijacking attacks = Mecanismos de proteção contra ataques de sequestro de controle de fluxo . [Thesis]. Universidade Estadual de Campinas; 2016. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330966

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

25. Salamanca Guillén, Juan Jesús, 1988-. Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware .

Degree: 2016, Universidade Estadual de Campinas

 Resumo: Especulação no nível de threads (TLS) é uma técnica em hardware/software que possibilita a execução paralela de múltiplas iterações de um laço, inclusive na… (more)

Subjects/Keywords: Especulação no nível de threads; Memória transacional; Processamento paralelo (Computadores); Threads (Programa de computador)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Salamanca Guillén, Juan Jesús, 1. (2016). Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/330965

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Salamanca Guillén, Juan Jesús, 1988-. “Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware .” 2016. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/330965.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Salamanca Guillén, Juan Jesús, 1988-. “Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware .” 2016. Web. 04 Aug 2020.

Vancouver:

Salamanca Guillén, Juan Jesús 1. Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware . [Internet] [Thesis]. Universidade Estadual de Campinas; 2016. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330965.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Salamanca Guillén, Juan Jesús 1. Thread-level speculation on hardware transactional memory architectures = Especulação de threads usando arquiteturas de memória transacional em hardware . [Thesis]. Universidade Estadual de Campinas; 2016. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330965

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

26. Klein, Felipe Vieira. Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais .

Degree: 2009, Universidade Estadual de Campinas

 Resumo: O crescente aumento da demanda por funcionalidades agregadas a um mesmo dispositivo, aliado a rígidas restrições de desempenho colocam a dissipação de potência como… (more)

Subjects/Keywords: Arquitetura de computador; Sistemas embarcados (Computadores); Estimativa de potência; Macromodelagem de potência

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Klein, F. V. (2009). Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/275839

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Klein, Felipe Vieira. “Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais .” 2009. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/275839.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Klein, Felipe Vieira. “Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais .” 2009. Web. 04 Aug 2020.

Vancouver:

Klein FV. Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais . [Internet] [Thesis]. Universidade Estadual de Campinas; 2009. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275839.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Klein FV. Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais . [Thesis]. Universidade Estadual de Campinas; 2009. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/275839

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

27. Lucas, Divino César Soares, 1985-. The batched DOACROSS algorithm = O algoritmo batched DOACROSS .

Degree: 2017, Universidade Estadual de Campinas

 Resumo: A paralelização de laços de programas contendo loop-carried dependences é considerada uma tarefa bastante difícil, principalmente devido ao sobrecusto imposto pela comunicação de dependências… (more)

Subjects/Keywords: Processamento paralelo (Computadores); Programação paralela (Computação); Processadores multicore; Algoritmos paralelos; Compiladores (Computadores)

Page 1 Page 2 Page 3 Page 4 Page 5 Page 6 Page 7

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Lucas, Divino César Soares, 1. (2017). The batched DOACROSS algorithm = O algoritmo batched DOACROSS . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/330850

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Lucas, Divino César Soares, 1985-. “The batched DOACROSS algorithm = O algoritmo batched DOACROSS .” 2017. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/330850.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Lucas, Divino César Soares, 1985-. “The batched DOACROSS algorithm = O algoritmo batched DOACROSS .” 2017. Web. 04 Aug 2020.

Vancouver:

Lucas, Divino César Soares 1. The batched DOACROSS algorithm = O algoritmo batched DOACROSS . [Internet] [Thesis]. Universidade Estadual de Campinas; 2017. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330850.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Lucas, Divino César Soares 1. The batched DOACROSS algorithm = O algoritmo batched DOACROSS . [Thesis]. Universidade Estadual de Campinas; 2017. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/330850

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

28. Sousa, Rafael Cardoso Fernandes, 1988-. Data coherence analysis and optimization = Análise de coerência de dados e otimização .

Degree: 2017, Universidade Estadual de Campinas

 Resumo: Embora a computação heterogenea tenha permitido ganhos de desempenho (speed-ups) impressionantes, o conhecimento sobre a arquitetura dos dispositivos aceleradores para colher todos os benefícios… (more)

Subjects/Keywords: Arquitetura de computador; Compiladores (Computadores); Computação heterogênea; Kernel, Mapeamento de

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Sousa, Rafael Cardoso Fernandes, 1. (2017). Data coherence analysis and optimization = Análise de coerência de dados e otimização . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/322779

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Sousa, Rafael Cardoso Fernandes, 1988-. “Data coherence analysis and optimization = Análise de coerência de dados e otimização .” 2017. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/322779.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Sousa, Rafael Cardoso Fernandes, 1988-. “Data coherence analysis and optimization = Análise de coerência de dados e otimização .” 2017. Web. 04 Aug 2020.

Vancouver:

Sousa, Rafael Cardoso Fernandes 1. Data coherence analysis and optimization = Análise de coerência de dados e otimização . [Internet] [Thesis]. Universidade Estadual de Campinas; 2017. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/322779.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Sousa, Rafael Cardoso Fernandes 1. Data coherence analysis and optimization = Análise de coerência de dados e otimização . [Thesis]. Universidade Estadual de Campinas; 2017. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/322779

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

29. Souza, Maxwell Monteiro Andrade de. ISAMAP tradução binaria dinamica orientada a mapeamento de instruções .

Degree: 2008, Universidade Estadual de Campinas

 Resumo: Tradução binária dinâmica consiste em permitir que programas originalmente compilados para uma determinada arquitetura, executem sobre um nova arquitetura sem a necessidade de recompilação.… (more)

Subjects/Keywords: Tradução binária dinâmica; Processador PowerPC; Processador X86; Mapeamento de instruções

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Souza, M. M. A. d. (2008). ISAMAP tradução binaria dinamica orientada a mapeamento de instruções . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/276087

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Souza, Maxwell Monteiro Andrade de. “ISAMAP tradução binaria dinamica orientada a mapeamento de instruções .” 2008. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/276087.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Souza, Maxwell Monteiro Andrade de. “ISAMAP tradução binaria dinamica orientada a mapeamento de instruções .” 2008. Web. 04 Aug 2020.

Vancouver:

Souza MMAd. ISAMAP tradução binaria dinamica orientada a mapeamento de instruções . [Internet] [Thesis]. Universidade Estadual de Campinas; 2008. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276087.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Souza MMAd. ISAMAP tradução binaria dinamica orientada a mapeamento de instruções . [Thesis]. Universidade Estadual de Campinas; 2008. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276087

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation


Universidade Estadual de Campinas

30. Blasi Junior, Francisco. Otimização em loops no Projeto Xingo .

Degree: 2005, Universidade Estadual de Campinas

 Resumo: As otimizações implementadas em compiladores proporcionam uma melhora significativa de desempenho dos programas. Em muitos casos, proporcionam também a redução do tamanho do programa.… (more)

Subjects/Keywords: Compiladores (Computadores); Otimização; Linguagem de programação (Computadores)

Record DetailsSimilar RecordsGoogle PlusoneFacebookTwitterCiteULikeMendeleyreddit

APA · Chicago · MLA · Vancouver · CSE | Export to Zotero / EndNote / Reference Manager

APA (6th Edition):

Blasi Junior, F. (2005). Otimização em loops no Projeto Xingo . (Thesis). Universidade Estadual de Campinas. Retrieved from http://repositorio.unicamp.br/jspui/handle/REPOSIP/276316

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Chicago Manual of Style (16th Edition):

Blasi Junior, Francisco. “Otimização em loops no Projeto Xingo .” 2005. Thesis, Universidade Estadual de Campinas. Accessed August 04, 2020. http://repositorio.unicamp.br/jspui/handle/REPOSIP/276316.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

MLA Handbook (7th Edition):

Blasi Junior, Francisco. “Otimização em loops no Projeto Xingo .” 2005. Web. 04 Aug 2020.

Vancouver:

Blasi Junior F. Otimização em loops no Projeto Xingo . [Internet] [Thesis]. Universidade Estadual de Campinas; 2005. [cited 2020 Aug 04]. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276316.

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

Council of Science Editors:

Blasi Junior F. Otimização em loops no Projeto Xingo . [Thesis]. Universidade Estadual de Campinas; 2005. Available from: http://repositorio.unicamp.br/jspui/handle/REPOSIP/276316

Note: this citation may be lacking information needed for this citation format:
Not specified: Masters Thesis or Doctoral Dissertation

[1] [2]

.